PATENT ABSTRACTS OF JAPAN

(11)Publication number: 2002-233158

(43)Date of publication of application: 16.08.2002

(51)Int.Cl. H02M 7/48

H02M 7/5387

H05B 41/24

(21)Application number : 2001- (71)Applicant : O2 MICRO INTERNATL

008143 LTD

(22)Date of filing: 16.01.2001 (72)Inventor: YUN-RIN RIN

(54) HIGH-EFFICIENCY ADAPTIVE DC-TO-AC CONVERTER



(57)Abstract:

PROBLEM TO BE SOLVED: To provide a system optimized for driving a load. SOLUTION: A DC-to-AC converter circuit transmits power to a load 20 while performing its control, and is provided with a power source 12, a plurality of switches A to D, a pulse generator 22, a drive circuit 50 for controlling the

conducting states of the switches A to D, a transformer TX1, the load 20, and a feedback loop circuit. The drive circuit 50 controls overlapping time intervals among the plurality of switches in a first set, as well as the overlap time intervals among the plurality of switches in a second set, so as to consequently control the power supplied to the load.

LEGAL STATUS

[Date of request for examination] 30.09.2002

[Date of sending the examiner's 24.05.2005

decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted

registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's 2005-16020

decision of rejection]

[Date of requesting appeal against 22.08.2005

examiner's decision of rejection]

[Date of extinction of right]

* NOTICES *

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely.

- 2.**** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

CLAIMS

[Claim(s)]

[Claim 1] It is a DC/AC converter circuit for transmitting power, controlling to a load. They are two or more switches which make two or more switches which make the 1st set alternatively connected to the source of input voltage, and; this voltage source, and which are overlapped mutually, and the 2nd set and which are overlapped mutually. In this case, two or more switches which make the 1st set form the 1st electric conduction path, and two or more switches which make the 2nd set are having the 2nd electric conduction path formed. The pulse generator for generating two or more switches and; pulse signals which make two or more switches which make the 1st set, and which are overlapped mutually, and the 2nd set and which are overlapped mutually; while receiving said pulse signal While having the drive circuit for controlling the conductive state of two or more switches which make the 1st set and said said 2nd set.: upstream, and secondary Said voltage source is alternatively connected to said upstream by going via said 1st electric conduction path and said 2nd electric conduction path in alternation. It is arranged between the load and; this load which were connected to secondary [of a transformer and: this transformer / said], and said drive circuit. It comes to provide the feedback loop circuit and; for supplying the feedback signal showing the power supplied to said load. Said drive circuit While switching in alternation the conductive state of two or more switches which make the 1st set and said said 2nd set and controlling the overlap time amount during two or more switches in said 1st set The circuit characterized by controlling the overlap time amount during two or more switches in said 2nd set, basing this on said feedback signal and said pulse signal partially at least, and connecting said voltage source and said upstream.

[Claim 2] The circuit where said source of input voltage is characterized by being DC voltage source in a circuit according to claim 1.

[Claim 3] In a circuit according to claim 1, said drive circuit generates the 1st complementation pulse signal with said complementary pulse signal,; inclination signal, and:. Said pulse signal By being supplied to the 1st switch of two or more switches which make said 1st set, presenting control of the switch-on of this 1st switch, and comparing said inclination signal with said feedback signal at least The 2nd pulse signal is generated. This 2nd pulse signal It is supplied to the 2nd switch of two or more switches which make said 1st set, and control of the switch-on of this 2nd switch is presented. By this The overlap condition between the switch-on of said 1st switch of two or more switches which make said 1st set, and the switch-on of said 2nd switch It is controlled and said drive circuit generates the 2nd complementation pulse signal further based on said 2nd pulse signal. Said the 1st and said 2nd complementation pulse signal control each switch-on of the 1st switch of two or more switches which make said 2nd set, and the 2nd switch. By this The circuit where the overlap condition between the switch-on of said 1st switch of two or more switches which make said 2nd set, and the switch-on of said 2nd switch is characterized by being controlled. [Claim 4] The circuit where two or more switches which make the 1st set and said said 2nd set are characterized by having the MOSFET transistor in a circuit according to claim 3.

[Claim 5] It has the proper switch by which parallel connection is carried out to each transistor in the circuit according to claim 4 where said each transistor is made into a reverse bias to said voltage source. Each of these propers switch is a circuit characterized by emitting the energy stored in said upstream of said transformer by forming an electric conduction path between said voltage sources and said upstream, when each transistor is made into non-switch-on.
[Claim 6] The circuit where said proper switch is characterized by being diode in a circuit according to claim 5.

[Claim 7] The circuit which the phase contrast between said pulse signals and

said 1st complementation pulse signals is about 180 degrees, and the phase contrast between said 2nd pulse signal and said 2nd complementation pulse signals is about 180 degrees in a circuit according to claim 3, and is characterized by not generating the short circuit between said 1st electric conduction paths and said 2nd electric conduction paths by this.

[Claim 8] The circuit where the conductive state of two or more switches which make said 1st set, and the conductive state of two or more switches which make said 2nd set are characterized by determining the power supplied to said load in a circuit according to claim 7.

[Claim 9] It is the circuit characterized by having the 2nd comparator for comparing the 1st comparator, and this 1st output signal and said inclination signal for said feedback loop circuit comparing a reference sign with said feedback signal in a circuit according to claim 3, and generating the 1st output signal, and generating the 2nd output signal based on the crossover between these 1st output signals and an inclination signal.

[Claim 10] It is the circuit characterized by considering as the measured value of the current on which said feed signal flows through said load in a circuit according to claim 9.

[Claim 11] The current detector for receiving said feedback signal and generating a trigger signal further, in a circuit according to claim 9, is provided. Said feedback loop circuit is further equipped with a switching circuit between said 1st comparator and said 2nd comparator. This switching circuit The circuit characterized by receiving said trigger signal and generating whether it is said 1st output signal or it is the predetermined minimum signal based on the value of this trigger signal.

[Claim 12] It is the circuit characterized by for said reference sign being generated by the reference-sign generation machine in a circuit according to claim 9, and expressing the request power value which should be supplied to said load.

[Claim 13] In a circuit according to claim 9, said feedback signal is received

further. The overcurrent protection network which controls said pulse generation machine based on the value of this feedback signal; Receive the voltage signal concerning said load, and said 1st output signal, and these voltage signals are compared with the 1st output signal. The circuit characterized by providing the overvoltage protection circuit which controls said pulse generation machine, and; based on the value of said voltage signal concerning said load.

[Claim 14] The circuit characterized by having the programmable pulse-

frequency generation circuit which is started as it is also at predetermined frequency, and places the sweep of said frequency to it being also at a predetermined rate and a predetermined number of stages upside down further while being programmed in the circuit according to claim 1 so that said pulse generation machine can start said converter circuit as the rate cycle of a load ratio of 50% is also.

[Claim 15] The circuit where said load is characterized by having one or more cold cathode fluorescent lamps (CCFLs) in a circuit according to claim 1. [Claim 16] The circuit characterized by equipping said upstream with the resonance tank circuit which comes to have an inductor and a capacitor in a circuit according to claim 1.

[Claim 17] The circuit where secondary [said] is characterized by having the electrical-potential-difference dividing network by which parallel connection is carried out to the inductor by which parallel connection was carried out to said load in a circuit according to claim 1.

[Claim 18] It is a converter circuit for transmitting power to a CCFL load. The transformer which has a voltage source; upstream, and secondary; Form the 1st electric conduction path between said voltage sources and said upstream. Form the 2nd electric conduction path between the switch which makes the 1st pair, and said voltage source and said upstream. The pulse generator for generating the CCFL load circuit and; pulse signal which were connected with the switch which makes the 2nd pair the; aforementioned secondary one; It connects to said load. The feedback circuit for generating a feedback signal; while receiving said

pulse signal and said feedback signal The circuit characterized by providing the drive circuit for connecting the switch which makes the switch which makes said 1st pair based on a control pulse signal and said feedback signal so that power can be supplied to said load, or said 2nd pair to said voltage source and said upstream, and;.

[Claim 19] In a circuit according to claim 18, said pulse signal has predetermined frequency, said drive circuit -- the 1st drive circuit, the 2nd drive circuit, and the 3rd drive circuit -- and Have the 4th drive circuit and the switch which makes said 1st pair has the 1st transistor and the 2nd transistor. The switch which makes said 2nd pair has the 3rd transistor and the 4th transistor, said 1st drive circuit, said 2nd drive circuit, and said 3rd drive circuit -- and Said 4th drive circuit Said 1st transistor, said 2nd transistor, It connects to the control lines of said 3rd transistor and said 4th transistor, and said pulse signal is supplied to said 1st drive circuit. By this Said 1st transistor is switched according to said pulse signal. Said 3rd drive circuit generates the 1st complementation pulse signal and an inclination signal based on said pulse signal, and supplies said 1st complementation pulse signal to said 3rd transistor further. By this By switching said 3rd transistor according to said 1st complementation pulse signal, and comparing said inclination signal and said feedback signal. The 2nd pulse signal is generated. This 2nd pulse signal It is supplied to said 2nd drive circuit. By this said 2nd transistor It is switched according to said 2nd pulse signal, and said 4th drive circuit generates the 2nd complementation pulse signal based on said 2nd pulse signal, and supplies said 2nd complementation pulse signal to said 4th transistor further. By this Said 4th transistor is switched according to said 2nd complementation pulse signal. The circuit characterized by the coincidence flow between said 1st transistor and said 2nd transistor and the coincidence flow between said 3rd transistor and said 4th transistor, and ******** controlling the power supplied to said load.

[Claim 20] In a circuit according to claim 18 the phase contrast between said pulse signals and said 1st complementation pulse signals It is about 180 degrees.

The phase contrast between said 2nd pulse signal and said 2nd complementation pulse signals Are about 180 degrees and said pulse signal and said 2nd pulse signal have the electric power supply which passes along said 1st electric conduction path controlled. The circuit characterized by said 1st complementation pulse signal and said 2nd complementation pulse signal having the electric power supply which passes along said 2nd electric conduction path controlled.

[Claim 21] The circuit characterized by having the 2nd comparator for comparing the 1st comparator, and this 1st output signal and said inclination signal for said feedback circuit comparing said feedback signal and reference sign, and generating the 1st output signal in a circuit according to claim 19, and generating the 2nd output signal based on the crossover between these 1st output signals and an inclination signal.

[Claim 22] It is the circuit characterized by for said reference sign being generated by the reference-sign generation machine in a circuit according to claim 21, and expressing the request power value which should be supplied to said load.

[Claim 23] The circuit characterized by controlling said pulse generation machine based on the value of said electrical potential difference which possesses further the overvoltage protection circuit connected to said load and said pulse generation machine in a circuit according to claim 21, and this overvoltage protection circuit receives the electrical potential difference concerning said load as an input, and is built over said load.

[Claim 24] The circuit characterized by for said overvoltage protection circuit comparing the voltage signal concerning said load with said 1st output signal, and supplying a control signal to said pulse generation machine in a circuit according to claim 23 so that an electric power supply with said pulse generation machine can be controlled.

[Claim 25] The circuit characterized by equipping said overvoltage protection circuit with the timer circuit, and controlling said control signal over the

predetermined time generated by said timer circuit in a circuit according to claim 24.

[Claim 26] The circuit characterized by providing the overcurrent protection network which is connected to said pulse generation machine, receives said feedback signal as an input further in a circuit according to claim 21, and controls said pulse generation machine based on the value of this feedback signal. [Claim 27] The circuit characterized by carrying out parallel connection of them to said voltage source and said upstream in a circuit according to claim 19 while series connection of said 1st transistor and said 3rd transistor of each other is carried out, and carrying out parallel connection of them to said voltage source and said upstream while series connection of said 2nd transistor and said 4th transistor of each other is carried out.

[Claim 28] It is the circuit which possesses further the proper switch by which parallel connection is carried out to said each transistor in a circuit according to claim 19, and is characterized by this proper switch permitting energy flow ** from said upstream which passes along said 1st electric conduction path or said 2nd electric conduction path before each transistor is switched to switch-on.
[Claim 29] The circuit characterized by forming the resonance tank circuit where said upstream comes to have a single resonance frequency in a circuit according to claim 18.

[Claim 30] The circuit which said 1st drive circuit and said 3rd drive circuit are made into a totem pole circuit, and is characterized by considering as the circuit chosen from the groups which said 2nd drive circuit and said 4th drive circuit become from a bootstrap circuit, a high side drive circuit, and a level shift circuit in a circuit according to claim 19.

[Claim 31] The circuit characterized by equipping further said 2nd drive circuit and said 4th drive circuit with the inverter for generating each of said 1st complementation pulse signal and said 2nd complementation pulse signal in a circuit according to claim 19.

[Claim 32] The saw tooth waveform which said 2nd drive circuit is further

equipped with the saw tooth waveform generation circuit for generating said inclination signal in a circuit according to claim 31, and is generated in this case is a circuit characterized by having the frequency which suited said pulse signal. [Claim 33] The circuit characterized by providing the flip-flop circuit which supplies said 2nd pulse signal to said 2nd drive circuit only when it connects with said 2nd pulse signal and said 3rd transistor is further switched to switch-on in the circuit according to claim 21.

[Claim 34] In a circuit according to claim 18, a phase locked loop (PLL) circuit with the 1st input signal from said upstream and the 2nd input signal which used said feedback signal is provided further. This PLL circuit is a circuit characterized by transmitting a control signal to said pulse generation machine in order to control the pulse width of said pulse signal based on the phase contrast between said 1st input and said 2nd input.

[Claim 35] Are an approach for facing transmitting power to a load and controlling using a null voltage switching circuit, and prepare DC voltage source and; this voltage source and the upstream of a transformer are received. While connecting the 1st transistor and the 2nd transistor for forming the 1st electric conduction path As opposed to said voltage source and said upstream of said transformer So that the 3rd transistor and the 4th transistor for forming the 2nd electric conduction path may be connected and it may have; predetermined pulse width By carrying out, generating a pulse signal, connecting; load and secondary [of said transformer], generating the feedback signal from the; aforementioned load, and controlling the: aforementioned feedback signal and said pulse signal; which determines the switch-on of said 1st transistor, said 2nd transistor, said 3rd transistor, and said 4th transistor -- the approach characterized by things. [Claim 36] The approach characterized by taking the timing of the flow between said each transistor as said 1st transistor and said 3rd transistor do not flow in coincidence, and so that said 2nd transistor and said 4th transistor may not flow in coincidence further in an approach according to claim 35. [Claim 37] By generating the 1st complementation signal and the 2nd

complementation signal, generating; inclination signal further, in an approach according to claim 35, and comparing the; aforementioned inclination signal with said feedback signal While controlling the switch-on of this 1st transistor by generating the 2nd pulse signal and supplying the: aforementioned pulse signal to said 1st transistor By supplying said 2nd pulse signal to said 2nd transistor While controlling the switch-on of this 3rd transistor by controlling the switch-on of this 2nd transistor and supplying the 1st complementation pulse signal of: above to said 3rd transistor By supplying said 2nd complementation pulse signal to said 4th transistor the switch-on of this 4th transistor -- controlling --: --: which supplies power to said upstream by controlling the coincidence flow of said 1st transistor and said 2nd transistor, and controlling the coincidence flow of said 3rd transistor and said 4th transistor further -- the approach characterized by things. [Claim 38]; which generates said 2nd pulse signal by comparing said feedback signal and reference sign in an approach according to claim 37 by generating the 1st output signal based on this comparison result, and comparing the; this 1st output signal with said inclination signal -- the approach characterized by things. [Claim 39] The approach characterized by controlling said pulse generation machine further in an approach according to claim 35 based on the voltage signal concerning said load.

[Claim 40] The approach further characterized by controlling said pulse generation machine based on said feedback signal in an approach according to claim 35.

[Claim 41] In an approach according to claim 35, a phase lock circuit is received further. The 1st signal showing the electrical potential difference concerning said upstream, and the 2nd signal showing the current which flows through said load, supply -- carrying out --; -- the phase contrast between said 1st signal and said 2nd signal -- locking -- this phase contrast -- being based -- a control signal -- generating --; -- by supplying this control signal to said pulse generation machine; which adjusts the pulse width of said pulse signal based on the phase contrast between said 1st signal and said 2nd signal -- the approach

characterized by things.

[Claim 42] The approach which faces generating said 2nd pulse signal by comparing said 1st output signal and said inclination signal in an approach according to claim 37, and is further characterized by generating said 2nd pulse signal based on the crossover between said inclination signal and said 1st output signal.

[Translation done.]

* NOTICES *

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.

3.In the drawings, any words are not translated.

DETAILED DESCRIPTION

[Detailed Description of the Invention]

[0001]

[Field of the Invention] This invention relates to the power converter from DC to AC. This invention provides a detail with an efficient controller circuit which controls the power supplied to a load using a null voltage switching technique more. The general application of this invention is found out by the cold cathode fluorescent lamp (Cold Cathode Fluorescent Lamps, CCFLs). However, if it is this contractor, it will be understood that this invention can be applied to a load of arbitration with which efficient and exact power control is required.

[0002]

[Description of the Prior Art] Drawing 1 shows the power distribution system to CCFL of a conventional type (10). This system is generally equipped with a CCFL drive circuit (16), and the feedback loop (18) and one or more lamps (CCFL) with the LCD panel (20), [a power source (12), and [a controller (14), and I A power source (12) supplies DC electrical potential difference to a circuit (16). A circuit (16) is controlled by the controller (14) through a transistor (Q3). A circuit (16) is a self-resonance circuit well-known as a Royer circuit. A circuit (16) is a converter to the alternating current from a direct current of a self-resonance mold, and the resonance frequency is essentially set up by L1 and C1. N1-N4 express the number of turns of a transformer coil. At the time of actuation, a transistor (Q1, Q2) flows by turns, and switches input voltage over each of a coil (N1, N2). When the transistor (Q1) has flowed, input voltage is impressed over a coil (N1). The polar corresponding electrical potential difference will be impressed to other coils. The electrical potential difference by which induction is carried out to a coil (N4) considers the base of a transistor (Q2) as plus, and flows that the very small voltage drop between collector emitters is also through a transistor (Q1). The electrical potential difference by which induction was carried out to the coil (N4) holds a transistor (Q2) to a cut off state again. A transistor (Q1) flows until the magnetic flux of a transformer (TX1) incore reaches saturation

[0003] At the time of saturation, the electrical potential difference by which the collector voltage of a transistor (Q1) rises rapidly (to value determined by the base circuit), and induction is carried out to a transformer decreases rapidly. A transistor (Q1) separates from a saturation state, VCE goes up, and the electrical potential difference covering a coil (N1) decreases further. By reduction of a base drive, a transistor (Q1) carries out a turn-off, by this, magnetic flux incore decreases slightly, induction of the current is carried out to a coil (N4), and the turn-on of the transistor (Q2) is carried out. The electrical potential difference by which induction was carried out to the coil (N4) maintains a transistor (Q2) to saturation switch-on until a core is saturated in the reverse sense. Like the point,

actuation of the reverse sense is performed until a switching cycle is completed. [0004] Although the inverter circuit (16) consists of a small number of components comparatively, it depends for proper actuation of a circuit on the complicated nonlinear interaction between a transistor and a transformer. In addition, a circuit (16) is inapplicable to a parallel connected type transformer configuration because of the error (allowable error typically of 35%) in C1, Q1, and Q2. The reason is because further clock frequency which resonates that superposition of a circuit (16) is also at a certain kind of harmony frequency and which is not desirable is generated. When applied to a CCFL load, a circuit will bring a "beat (flapping)" phenomenon to CCFLs. This is a conspicuous phenomenon and is a phenomenon which is not desirable. Even if allowable errors conform strictly, a beat phenomenon cannot be removed when superposition of a circuit has the clock frequency of a proper for a circuit (16) operating by self-resonance mode.

[0005] Some of other drive systems can be found out to U.S. Pat. No. 5,430,641, U.S. Pat. No. 5.619.402, U.S. Pat. No. 5.615.093, and U.S. Pat. No. 5.818.172. These reference is all the things of low effectiveness, and it is the thing of two steps of power conversion, and is the thing of a frequency-drift mold, and/or is a load-dependent thing. In addition, when the load is equipped with one or more CCFL(s) and assemblies, suspension capacitance will be introduced and it will have a bad influence on the own impedance of CCFL. In order to constitute effectively the circuit which can operate proper, a circuit must be constituted in consideration of the suspension impedance for driving a CCFL load. Such efforts make it difficult it will not only to become expensive, but [while taking time amount, I to face dealing with various loads and to obtain the optimal converter configuration. therefore -- while being able to conquer the above-mentioned fault -- efficient -- the dependability of CCFLs -- the circuit means which can perform high ignition, performs power control independent of a load, and can perform power conversion by the single frequency was demanded. [0006]

[Means for Solving the Problem] Therefore, this invention can offer the system optimized for the drive of a load, can obtain the optimal actuation of various LCD panel loads, and, thereby, may raise the dependability of a system. [0007] If it says roughly, this inventions will be DC / AC converter circuit for transmitting power, controlling to a load. They are two or more switches which make two or more switches which make the 1st set alternatively connected to the source of input voltage, and; voltage source, and which are overlapped mutually. and the 2nd set and which are overlapped mutually. In this case, two or more switches which make the 1st set form the 1st electric conduction path, and two or more switches which make the 2nd set are having the 2nd electric conduction path formed. The converter circuit possessing two or more switches which make two or more switches which make the 1st set, and which are overlapped mutually, and the 2nd set and which are overlapped mutually, and; is offered. The pulse generator for generating a pulse signal is formed. A drive circuit receives a pulse signal and controls the conductive state of two or more switches which make the 1st set and the 2nd set. While having the upstream and secondary, the transformer by which a voltage source is alternatively connected to the upstream by going via the 1st electric conduction path and the 2nd electric conduction path in alternation is prepared. A load is connected to secondary [of a transformer]. A feedback loop circuit is arranged between a load and a drive circuit, and supplies the feedback signal showing the power supplied to a load. A drive circuit controls the overlap time amount during two or more switches in the 2nd set, is partially based on a feedback signal and a pulse signal at least by this, and connects a voltage source and the upstream while it switches in alternation the conductive state of two or more switches which make the 1st set and the 2nd set and controls the overlap time amount during two or more switches in the 1st set. [0008] The drive circuit is constituted so that the 1st complementation pulse signal can be generated from a pulse signal, and so that an inclination signal can be generated from a pulse signal. A pulse signal is supplied to the 1st switch of two or more switches which make the 1st set, and control of the switch-on of the

1st switch is presented with it. An inclination signal By being compared with a feedback signal at least, the 2nd pulse signal is generated and, thereby, the overlap condition between the switch-on of the 1st switch of two or more switches and the switch-on of the 2nd switch which make the 1st set is controlled. The 2nd pulse signal is supplied to the 2nd switch of two or more switches which make the 1st set, and control of the switch-on of the 2nd switch is presented with it. Further, a drive circuit generates the 2nd complementation pulse signal based on the 2nd pulse signal, and controls each switch-on of the 1st switch of two or more switches with which the 1st and 2nd complementation pulse signal makes the 2nd set, and the 2nd switch. Similarly, the overlap condition between the switch-on of the 1st switch of two or more switches and the switch-on of the 2nd switch which make the 2nd set is controlled.

[0009] In the mode of an approach, this invention offers the approach for facing transmitting power to a load and controlling using a null voltage switching circuit. [0010] In this case, while connecting the 1st transistor and the 2nd transistor for preparing DC voltage source and forming the 1st electric conduction path to; voltage source and the upstream of a transformer As opposed to a voltage source and the upstream of a transformer So that the 3rd transistor and the 4th transistor for forming the 2nd electric conduction path may be connected and it may have; predetermined pulse width By carrying out, generating a pulse signal, connecting; load to secondary [of a transformer], generating the feedback signal from; load, and controlling; feedback signal and a pulse signal The switch-on of the 1st transistor, the 2nd transistor, the 3rd transistor, and the 4th transistor is determined.

[0011] It is a converter circuit for this invention to transmit power to a CCFL load in the 1st operation gestalt. Form the 1st electric conduction path between the transformers,; voltage sources, and the upstream which have a voltage source; upstream, and secondary. Form the 2nd electric conduction path between the switch which makes the 1st pair, and a voltage source and the upstream. It connects to the pulse generator and; load for generating the CCFL load circuit

and; pulse signal which were connected with the switch which makes the 2nd pair; secondary. While receiving the feedback circuit,; pulse signal, and the feedback signal for generating a feedback signal The drive circuit for connecting the switch which makes the switch which makes the 1st pair based on a pulse signal and a feedback signal so that power can be supplied to a CCFL load, or the 2nd pair to a voltage source and the upstream, and the converter circuit possessing; are offered.

[0012] In addition, in the 1st operation gestalt, the pulse generation machine which generates a pulse signal with predetermined frequency is offered. A drive circuit is equipped with the 1st drive circuit, the 2nd drive circuit, the 3rd drive circuit, and the 4th drive circuit, the switch which makes the 1st pair has the 1st transistor and the 2nd transistor, and the switch which makes the 2nd pair has the 3rd transistor and the 4th transistor. The 1st drive circuit, the 2nd drive circuit, the 3rd drive circuit, and the 4th drive circuit are connected to the control lines of the 1st transistor, the 2nd transistor, the 3rd transistor, and the 4th transistor, A pulse signal is supplied to the 1st drive circuit, and, thereby, the 1st transistor is switched according to a pulse signal. The 3rd drive circuit generates the 1st complementation pulse signal and an inclination signal based on a pulse signal, and supplies the 1st complementation pulse signal to the 3rd transistor further. and, thereby, the 3rd transistor is switched according to the 1st complementation pulse signal. The 2nd pulse signal is generated by comparing an inclination signal with a feedback signal. The 2nd pulse signal is supplied to the 2nd drive circuit, and, thereby, the 2nd transistor is switched according to the 2nd pulse signal. The 4th drive circuit generates the 2nd complementation pulse signal based on the 2nd pulse signal, and supplies the 2nd complementation pulse signal to the 4th transistor further, and, thereby, the 4th transistor is switched according to the 2nd complementation pulse signal. In this invention, the coincidence flow between the 1st transistor and the 2nd transistor and the coincidence flow between the 3rd transistor and the 4th transistor, and ********* control the power supplied to a load. It is generated as only the specified quantity overlaps a pulse signal and the 2nd pulse signal, and thereby, power is supplied to a load through the 1st electric conduction path. It is generated as only the specified quantity is overlapped also with the 1st complementation pulse signal and the 2nd complementation pulse signal, and thereby, power is supplied to a load through the 2nd electric conduction path in [the 1st electric conduction path] alternation by generating the 1st complementation pulse signal and the 2nd complementation pulse signal from each of a pulse signal and the 2nd pulse signal.

[0013] Moreover, it is generated that a pulse signal and the 1st complementation pulse signal are also at the phase contrast of about 180 degrees, the 2nd pulse signal and the 2nd complementation pulse signal are generated as it is also at the phase contrast of about 180 degrees, and thereby, generating of the short circuit between the 1st electric conduction path and the 2nd electric conduction path is prevented.

[0014] Only when in addition to the converter circuit offered in the 1st operation gestalt it connects with the 2nd pulse signal and the 3rd transistor is switched to switch-on in the 2nd operation gestalt, the flip-flop circuit which supplies the 2nd pulse signal to the 2nd drive circuit is prepared. In addition, the 2nd operation gestalt possesses the phase locked loop (PLL) circuit with the 1st input signal from the upstream, and the 2nd input signal which used the feedback signal, A PLL circuit compares the phase contrast between the 1st input and the 2nd input. and in order to control the pulse width of a pulse signal based on this phase contrast, it transmits a control signal to a pulse generation machine. [0015] The desirable circuit is equipped with the feedback control loop with the 1st comparator for comparing a feedback signal with a reference sign and generating the 1st output signal in both operation gestalten. The 2nd comparator for comparing the 1st output signal with an inclination signal, and generating the 2nd output signal based on the crossover between these 1st output signals and an inclination signal is prepared. Furthermore, a feedback circuit shall be equipped with a switching circuit between the current detector for receiving a

feedback signal and generating a trigger signal preferably, and the 1st comparator and the 2nd comparator, a switching circuit shall receive a trigger signal, and it shall be generated based on the value of a trigger signal whether it is the 1st output signal or it is the predetermined minimum signal. A reference sign can be made into the signal manually generated as what shows the desirable power which should be supplied to a load. The predetermined minimum voltage signal can be made into the programmable minimum electrical potential difference supplied to a switch, and, thereby, an overvoltage is not impressed to a load.

[0016] The overcurrent protection network which similarly receives a feedback signal as an input in an operation gestalt to both sides, and controls a pulse generation machine based on the value of a feedback signal can be prepared. The overvoltage protection circuit which controls a pulse generation machine based on the value of the voltage signal which receives the voltage signal and the 1st output signal concerning a load, compares these voltage signals with the 1st output signal, and is built over a load can be prepared.

[Embodiment of the Invention] In the following detailed explanation, although explained with reference to a desirable operation gestalt and desirable operation, if it is this contractor that this invention is what is not limited to these desirable operation gestalt and desirable operation, I will be understood. Rather, this invention has the large range and is limited by the attached generic claim. [0018] Other focus and advantages of this invention will become clear by detailed explanation of the following which referred to the accompanying drawing. [0019] It is mere instantiation, and although this invention is not restricted, in the following detailed explanation, it explains with reference to the CCFL panel as a load of the circuit by this invention. However, this invention is not limited to the drive of one or more CCFL(s), and it should be considered that it is the general power converter circuit and general approach which are not restricted to the specific load in specific application.

100201 If it surveys, this invention will offer the circuit for controlling the electric power supply to a load by adjusting the ON time amount of two pairs of switches using a feedback signal and a pulse signal. When the turn-on of the switch with which they make one pair as each ON time amount overlaps mutually is controlled, power is supplied to a load (minding a transformer) via the electric conduction path formed by the switch which makes the pair of one of these. When the turn-on of the switch with which similarly they make the pair of another side as each ON time amount overlaps mutually is controlled, power is supplied to a load (minding a transformer) via the electric conduction path formed by the switch which makes the pair of the another side. Therefore, in this invention, the power supplied to the given load is correctly controllable by controlling the overlap during switches again by carrying out the turn-on of the switch alternatively. In addition, in this invention, when the short circuit of a circuit and disconnection of a circuit occur, it has the overcurrent protection network and overvoltage protection circuit for intercepting the electric power supply to a load. Furthermore, regardless of the resonance phenomenon of the transformer configuration [irrespective of / a load] by it being the control system of switching explained here, a circuit can be operated as it is also at single clock frequency. With reference to an accompanying drawing, it explains below about these focus. [0021] The circuit diagram shown in drawing 2 shows 1 desirable operation gestalt of the power converter of the null voltage switching type of the phase shift type full wave bridge type by this invention. Two or more switches with which the circuit shown in drawing 2 has essentially been arranged as a switch which makes two or more pairs of the shape of a power source (12) and the diagonal line which forms a mutual flow path (80), The frequency-sweep machine which supplies a square wave pulse to the circuit (50) and drive circuit (50) for driving each switch (22), It has the transformer (TX1) (the resonance tank circuit formed by the upstream and the capacitor (C1) of a transformer (TX1) is attached), and the load. Advantageously, this invention is equipped with the overlap feedback control loop (40) which controls one [further two or more / at least] ON time

amount of a switch pair, and enables control of the electric power supply to a load by this.

[0022] The power source (12) is applied to the system. First, bias/reference sign (30) is generated from a power source for a control circuit (to the control circuit within a control loop (40) sake). The rate cycle pulse signal of a load ratio of 50% (namely, square wave signal with which pulse width was made adjustable) in which the maximum frequency begins and a frequency-sweep machine (22) carries out a sweep to it being also at a predetermined rate and a predetermined number of stages caudad preferably is generated. Let a frequency-sweep machine (22) preferably be a programmable frequency generator better known than before. (from a sweep machine (22)) A pulse signal (90) is supplied to B drive (drive for controlling the drive for driving switch B, i.e., the gate of switch B), and is supplied to A drive after that. A drive generates a complementary pulse signal (92) and an inclination signal (26). Like the aftermentioned, in a complementary pulse signal (92), about 180 degrees of phases shift and, as for an inclination signal (26), about 90 degrees of phases shift from a pulse signal (90) with a pulse signal (90). An inclination signal is preferably made into a serrate signal as shown in drawing. An inclination signal (26) is compared [the output signal (24) from error amplifier (32), (it being called CMP here), and I in a comparator (28). Thereby, a signal (94) is generated. Similarly, the output signal (94) from a comparator (28) is 50% of rate cycle pulse of a load ratio, and is supplied to C drive. Thereby, the turn-on of switch C is started and the amount of overlap during the switches A and D during Switches B and C is determined. The complementary signal (signal with which 180 degrees of phases shifted) of a signal (94) is supplied to switch D through D drive. I will be understood if it is this contractor to connect to the control line (namely, gate) of switch A - switch D, respectively, for A drive - D drive to carry out like the aftermentioned, and for control of a flow of each switch of it to be enabled. Control of a lamp current is obtained by adjusting the amount of overlap during the switches A and D during Switches B and C. In other words, the amount of overlap in the

switch-on of a switch which makes two or more pairs determines the electric energy processed by the converter. Therefore, Switches B and C and Switches A and D are henceforth called the switch overlapped mutually.

[0023] it is instantiation and this invention is not limited — although kicked — this operation gestalt — setting — B_drive — desirable — a totem pole circuit, a general low impedance operational amplifier circuit, or an emitter follower circuit — since — it is formed. C_drive is constituted similarly. As for these drives, it is desirable by not grounding A_drive and D_drive directly (that is, it having floated) to be formed in this contractor from a bootstrap circuit which is well-known, or other high-tension-side drive circuits (high side drive circuit). In addition, A_drive and D_drive are equipped with the inverter [like] which reverses the signal which flows from each of B_drive and C_drive (that is, a phase is reversed) as mentioned above.

[0024] Efficient actuation is obtained by the null voltage switching technique. After each proper diode (D1-D4) flows, the turn-on of the four MOSFETs(es) (switch_A - switch_D) (80) is carried out. In case the current distribution channel of the energy in a transformer / capacitor (TX1/C1) configuration is brought about, therefore each switch carries out a turn-on by this, it is secured that the electrical potential difference covering a switch is null voltage. In such a control system, switching loss is minimized and a well head is maintained.

[0025] Switching operation with a desirable overlap mold switch (80) is shown in

drawing 3 (a) - drawing 3 (f). After switch_C is in the condition that the both sides of switch_B and C flowed, the turn-off of it is carried out in a predetermined period. The current which flows the inside of a tank (refer to drawing 2) flows through the diode in switch_D (D4) (drawing 3 (e)), the upstream of a transformer, a capacitor (C1), and switch_B, when [this] the turn-off of switch_C is carried out. In a capacitor (C1) and a transformer, the resonance of an electrical potential difference and a current takes place as a result of the energy supplied by this when switch_B and C had flowed (drawing 3 (f)). When it blocks a faraday rule that the direction of a current of the upstream of a transformer

changes in instant, note that this situation needs to happen. Therefore, in case switch_C carries out a turn-off, a current must flow through diode (D4). Similarly, the turn-off of the switch_B is carried out (drawing 3 (a)), and a current flows the diode (D1) relevant to switch_A, before the turn-on of the switch_A is carried out (drawing 3 (e)). Similarly, the turn-off of the switch_D is carried out (drawing 3 (d)), and a current flows via a capacitor (C1), the upstream of a transformer, and diode (D3) from switch_A in this case. After diode (D3) flows (drawing 3 (e)), the turn-on of switch_C is carried out. After the turn-off of the switch_A is carried out, the turn-on of the switch_B is carried out. In this case, it can flow through diode (D2) first rather than switch_B carries out a turn-on. Notice the diagonal line-like switches B and C and the overlap of the turn-on time of A and D about being decided with the energy which should be supplied to a transformer as shown in drawing 3 (f).

[0026] In this operation gestalt, drawing 3 (b) shows that an inclination signal (26) is generated only when the turn-on of the switch_A is carried out. Therefore, A_drive which generates an inclination signal (26) is preferably equipped with the constant current generation circuit (not shown). This constant current generation circuit is equipped with the capacitor with a suitable time constant so that an inclination signal can be generated. For this purpose, a reference current (not shown) is used and this capacitor is charged. This capacitor is grounded as a discharge rate exceeds a charge rate (minding for example, a transistor switch). and thereby, a serrate inclination signal (26) is generated. It can obtain, when an inclination signal accumulates a pulse signal (90) as mentioned above with a natural thing. Therefore, an inclination signal (26) can be formed using an integrating circuit (for example, an operational amplifier and a capacitor). [0027] It sets at an ignition period and the overlap between two diagonal line-like switches (namely, overlap during Switches A and D and overlap during Switches B and C) is considered as the minimum predetermined overlap. This gives the minimum energy from an input side to the tank circuit containing a capacitor (C1), a transformer, a capacitor (C2, C3), and a CCFL load. Notice a load about it

being possible to also consider as a resistance load, to also consider as a capacitive load, and to also consider as the load of these hybrid models. It is started from the predetermined maximum frequency and drive frequency approaches a tank circuit, the equal circuit reflected by secondary [of a transformer], and the resonance frequency of **. The great portion of energy is supplied to the load to which CCFL is connected. Before ignition, CCFL receives the high voltage from the energy supplied to the upstream by being a high impedance characteristic. This electrical potential difference is big enough to making CCFL light. The impedance of CCFL decreases to a normal operation value (for example, about 100 Kohm-130 K ohms). The energy supplied to the upstream based on the minimum overlap actuation is not enough any longer, in order to maintain steady state actuation of CCFL. The output from error amplifier (26) starts the function so that overlap may be increased. In this case, the output level from error amplifier determines the amount of overlap. For example, it is as follows.

[0028] As shown in drawing 3 (b), drawing 3 (c), and the feedback loop (40) of drawing 2, when an inclination signal (26), (it being generated by A_drive), and having become equal to the value of a CMP signal (24) and (being generated by error amplifier (32)) are checked by the comparator (28), it is important that it is cautious of the turn-on of switch_C being carried out. This is shown as the crossover point (36) in drawing 3 (b). In order to avoid the short circuit of a circuit, Switches A and B, and C and D must not never become coincidence with an ON state. By controlling CMP level, the overlap time amount between Switches A, D, and B and C controls the energy supplied to a transformer. In order to adjust the energy supplied to a transformer, Switches C and D are shifted in time to Switches A and B by controlling CMP (24) which is an output from error amplifier (and in order for this to adjust the energy supplied to a CCFL load). When the driving pulse from the output of a comparator (28) to into Switches C and D is shifted to right-hand side by increasing CMP level so that I may be understood from a timing chart, the overlap between Switches A, C, and B and D increases,

and, thereby, the energy supplied to a transformer increases. In fact, this corresponds to high current actuation of a lamp. On the contrary, the energy supplied decreases by shifting the driving pulse of Switches C and D to left-hand side (a CMP signal being decreased).

[0029] For this purpose, error amplifier (32) compares a feedback signal (FB) with reference voltage (REF). FB is detection resistance (RS). It is as a result of [of the current value to depend] measurement. In this case, the measurement current value expresses all the currents that flow a load (20). REF is a signal showing desired loaded condition, for example, is a request current value which flows a load. At the time of normal operation, it is REF=FB. However, when loaded condition is intentionally shifted by the modulated light switch which accompanied for example, the LCD panel display when loaded condition was shifted intentionally, the value of REF will increase or decrease in connection with it. Therefore, CMP is generated by the compared value. The value of CMP is reflection of loaded condition and/or intentional bias, and is calculated as a difference between REF and FB (namely, REF-FB).

[0030] in order to protect a load and a circuit from disconnection (for example, CCFL lamp open condition at the time of normal operation) of the place of a load -- FB signal -- moreover, it is preferably compared with a reference value (this reference value is not illustrated and that of an above-mentioned REF signal is another) at the place of a detection current comparator (42). The output from a detection current comparator (42) determines the condition of a switch (38) like the after-mentioned. The reference value in this case should be made programmable, and/or it should consider as what can be set up by the user, and the minimum current or maximum current (for example, thing which is especially estimated to each member like a CCFL load) permitted by the system should be reflected preferably. If the value of a feedback signal (FB) and a reference sign is in tolerance (normal operation), the output of a current detection comparator will be set to 1 (or HIGH). Thereby, CMP can pass a switch (38), and a circuit operates as mentioned above and supplies power to a load. However, when the

value of a feedback signal (FB) and a reference sign has exceeded tolerance (a circuit opening condition or circuit short circuit condition), the output of a current detection comparator is set to 0 (or LOW), and it is prohibited to a CMP signal from passing a switch (38) (reverse is also materialized as a switch carries out the trigger of the LOW condition with a natural thing). In this case, a detection current comparator is RS. By the switch (38), the minimum electrical potential difference Vmin (not shown) is supplied, and it is supplied to a comparator (28) until it is shown that the flowing current is an allowed value. Therefore, the switch (38) is equipped with a suitable programmable selector which chooses Vmin when a detection current output is zero. When drawing 3 (b) is referred to again. the effectiveness of this actuation is CMP. It is lowering DC value to nominal value or the minimum value (namely, CMP=Vmin). Thereby, high-voltage conditions do not occur in a transformer (TX1). Therefore, the crossover point 36 is shifted to left-hand side, and, thereby, the amount of overlap during complementary switches decreases (please recollect that the turn-on of switch_C is carried out in the crossover point (36)). Similarly, it connects also to the frequency generator (22), and a detection current comparator (42) carries out the turn-off of the frequency generator (22), when a detection current frequency is 0 (beforehand set point [Or a circuit opening condition is shown, others of some kind 1). CMP is supplied in a protection network (62). This is for carrying out the turn-off of the frequency-sweep machine (22), when CCFL is removed at the time of actuation (circuit opening condition).

[0031] In order to protect a circuit from an overvoltage situation, in this operation gestalt, the protection network (60) is prepared preferably. Actuation of a protection network (60) is explained below (about the overcurrent protection which uses a detection current comparator (42), it is as above-mentioned). The protection network (60) is equipped with the comparator for protection (62) for comparing a CMP signal with the voltage signal (66) acquired from a load (20). Preferably, a voltage signal is acquired from voltage drivers C2 and C3 (namely, voltage driver connected to juxtaposition to the load (20)), as shown in drawing 2.

In a lamp disconnection condition, a frequency-sweep machine continues a sweep until an OVP signal (66) reaches a threshold. An OVP signal (66) is extracted from the output of the capacitor mold distributors C2 and C3, in order to detect the output voltage of a transformer (TX1). In order to simplify analysis. these capacitors express the lamp capacitor of equivalence load capacitance again. A threshold is a reference value, and although the secondary electrical potential difference of a circuit of a transformer is smaller than the evaluation electrical potential difference of a transformer, it is constituted so that it may become bigger than the minimum critical voltage (for example, the minimum critical voltage which is required by the LCD panel). When OVP exceeds a threshold, a frequency-sweep machine suspends the sweep of a frequency. On the other hand, a detection current comparator (42) does not detect the signal covering the resistance for detection (RS). Therefore, the signal (24) which outputs a switch block (38) is set to the minimum value, and the amount of overlap between Switches A, C, and B and D serves as min. Preferably, from the time of OVP exceeding a threshold, a timer (64) is started and, thereby, a halt sequence is started. The duration of a halt is preferably decided according to the demand of a load (for example, CCFLs with the LCD panel). However, the duration of a halt can also be set to some programmable values. After a primary halt, a driving pulse is forbidden and, thereby, the output from a converter circuit serves as insurance actuation. That is, a circuit (60) will stop after a predetermined period, when the lamp of what brings about sufficient electrical potential difference for ignition on a lamp is not connected to the converter. For this reason, outputting the unprepared high voltage is prevented. Because of the behavior as a lamp disconnection condition with the same lamp which was not lit being shown, such halt duration is required.

[0032] Drawing 4 and drawing 5 (a) - drawing 5 (f) show other desirable operation gestalten of the DC/AC converter circuit by this invention. In this operation gestalt, a circuit operates the same with having explained drawing 2 and drawing 3 (a) - drawing 3 (f). However, this operation gestalt is further

equipped with the phase locked loop circuit (PLL) (70) for controlling a frequencysweep machine (22), and the flip-flop circuit (72) for taking the timing of a signal input into C_drive. When 50% driving pulse of Switches C and D increases CMP level and it is shifted to right-hand side so that I may be understood from a timing chart, the overlap between Switches A. C. and B and D increases, and, thereby, the energy supplied to a transformer increases. In fact, this corresponds to high current actuation of a lamp (for example, needed by increasing a REF electrical potential difference manually as mentioned above). On the contrary, the energy supplied decreases by shifting the driving pulse of Switches C and D to left-hand side (a CMP signal being decreased). A phase locked loop circuit (70) maintains the phase relation between the feedback (based on RS) current at the time of normal operation, a tank (based on TX1/C1) current, and **, as shown in drawing 4 . a PLL circuit (70) -- desirable -- a tank circuit (upstream of C1 and TX1) signal (98), and RS from -- it has the signal (above-mentioned FB signal) as an input signal. CCFL is lit and the current in CCFL is RS. After being detected, a PLL circuit (70) is started and the phase relation between a lamp current, the current in a primary resonance tank (C1 and transformer upstream), and ** is locked. That is, PLL can adjust the frequency of a frequency-sweep machine (22) about all the suspension factors that bring about effect to the capacitance and inductance like distance between the mechanical components, and the lamps and the metal chassis of the LCD panel like the wire between a temperature effect, a converter, and the LCD panel. Preferably, a system is I a resonance tank circuit and 1 RS. The current (load current) along which it passes, and the phase contrast between **s are maintained at 180 degrees. Therefore, a system finds out the optimal point of operation also regardless of the clock frequency of a resonance tank circuit also on specific load conditions.

[0033] Actuation of the feedback loop in the circuitry of drawing 4 is the same as that of what was mentioned above about drawing 2. However, in this operation gestalt, the timing of the signal output initiation to C_drive is controlled by the flip-flop (72) to be shown in drawing 5 (b). For example, at the time of normal

operation, the output from error amplifier (32) is controlled through a switch block (38) and (****), and is given as a signal (24) as a result. The amount of overlap between Switches A, C, and B and D is controlled through a comparator (28) and a flip-flop (72). A flip-flop (72) drives Switches C and D (please recollect that D_drive generates a signal with complementary C_drive). Thereby, the stationary actuation to a CCFL (panel) load is brought about. When CCFL (panel) has been removed at the time of normal operation, CMP pulls up the rail (criteria) of the output of error amplifier, and starts a protection network immediately. This function is forbidden to an ignition period.

[0034] Alternation-like [the trigger of the switches C and D which let C_drive and D_drive pass] as a result of a flip-flop circuit (72) in this operation gestalt as shown in drawing 5 (a) - drawing 5 (f). As shown in drawing 5 (b), a flip-flop performs a trigger on a target one by one. For this reason, C_drive is started (and D_drive is started on a target one by one). About the other mode of operation, it operates as well as having mentioned above with reference to drawing 3 (a) - drawing 3 (f).

[0035] Now, drawing 2 or the activation result of the output circuit of 4 is shown in drawing 6 - drawing 11 . For example, drawing 6 shows that an output serves as 16.7 KVp-p, when a swept frequency generation machine is set to 75.7kHz (overlap of 0.5 microseconds) to an input called 21V. This electrical potential difference is insufficient for ignition of CCFL to the turn-on of CCFL, when 3300 *****-p is required. When a frequency decreases even to a 68KHz grade, the minimum overlap generates about 3.9 KVp-p in an output. This is enough for ignition of CCFL. This situation is shown in drawing 7 . In this frequency, overlap increases to 1.5 microseconds, an output called about 1.9 KVp-p is brought about, and the lamp of the impedance which is 130Kohm is driven. This situation is shown in drawing 8 . As other examples, drawing 9 shows actuation in case input voltage is set to 7V. In 71.4kHz, outputs are 750 ****-p before ignition on a lamp. If a frequency decreases, output voltage will increase until a lamp is lit. Drawing 10 shows that an output serves as 3500 ****-p in 65.8kHz. As control of

a CCFL circuit can support an impedance called 130Kohm after ignition, it is obtained by controlling overlap. The electrical potential difference covering CCFL to a lamp called 660Vrms(es) is 1.9 KVp-p. This situation is shown in drawing 11. Although not illustrated, the activation result of the circuit of drawing 4 also serves as the same behavior.

[0036] The difference between the 1st operation gestalt and the 2nd operation gestalt (namely, existence of the flip-flop and PLL in drawing 4) does not bring about effect to the whole parameter of operation as shown in drawing 6 - drawing 11. However, the addition of PLL is for canceling the impedance which is generated in a circuit and which is not desirable, and can be added also to the circuit shown in drawing 2. Moreover, a current regulator circuit is omissible as mentioned above by adding a flip-flop.

[0037] Therefore, it is clear that an efficient ecad DC/AC converter circuit which fulfills the above-mentioned purpose and an above-mentioned target is brought about. Probably, it will be clear to this contractor that modification can be added. for example, in this invention, also although kicked, if it is this contractor, the thing for which it has indicated using MOSFETs for switching and which reconstruct the whole circuit will be recognized so that a BJT transistor may be used, or so that it may be used combining the transistor of the type of the arbitration like MOSFETs or BJTs -- I will come out. Other modification is possible. For example, the drive circuit relevant to B drive and D drive can be equipped with a circuit usual collector type. It is because the related transistor is grounded, therefore it has not floated. Preferably, the PLL circuit indicated here is a general PLL circuit (70) well-known to this contractor, and it can be appropriately changed so that an input signal may be received as mentioned above and a control signal can be generated further. Preferably, pulse generators (22) are a Pulse-Density-Modulation circuit (PWM), frequency-span modulation circuits (FWM), or these both sides so that **** [this contractor]. Similarly, a protection network (62) and a timer can be constituted from a wellknown circuit, and they can be appropriately changed so that it may operate as

mentioned above. Probably, modification of other circuits will also be clear to this contractor. Such all modification belongs to the pneuma of this invention specified by the attached generic claim, and within the limits.

[Translation done.]

* NOTICES *

JPO and NCIPI are not responsible for any

damages caused by the use of this translation.

- 1.This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.

3.In the drawings, any words are not translated.

DESCRIPTION OF DRAWINGS

[Brief Description of the Drawings]

[Drawing 1] It is drawing showing the DC/AC converter circuit by the conventional technique.

[Drawing 2] It is drawing showing 1 desirable operation gestalt of the DC/AC converter circuit by this invention.

[Drawing 3] Drawing 3 (a) - drawing 3 (f) are drawings showing the example of the timing in the circuit of drawing 2.

[Drawing 4] It is drawing showing other desirable operation gestalten of the DC/AC converter circuit by this invention.

[Drawing 5] Drawing 5 (a) - drawing 5 (f) are drawings showing the example of the timing in the circuit of drawing 4.

[Drawing 6] It is drawing showing the activation result of the circuit shown in drawing 2 and drawing 4.

[Drawing 7] It is drawing showing the activation result of the circuit shown in drawing 2 and drawing 4.

[Drawing 8] It is drawing showing the activation result of the circuit shown in drawing 2 and drawing 4.

[Drawing 9] It is drawing showing the activation result of the circuit shown in drawing 2 and drawing 4.

[Drawing 10] It is drawing showing the activation result of the circuit shown in drawing 2 and drawing 4.

[Drawing 11] It is drawing showing the activation result of the circuit shown in drawing 2 and drawing 4.

[Description of Notations]

12 Power Source

20 Load

22 Frequency-Sweep Machine

26 Inclination Signal

28 Comparator

38 Switch Block

40 Control Loop

42 Detection Current Comparator

50 Drive Circuit

60 Protection Network

62 Comparator for Protection

64 Timer

70 Phase Locked Loop Circuit (PLL Circuit)

72 Flip-flop Circuit

80 Switch

90 Pulse Signal

92 Complementary Pulse Signal

TX1 Transformer


[Translation done.]

* NOTICES *


JPO and NCIPI are not responsible for any damages caused by the use of this translation.


- 1.This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

DRAWINGS





[Drawing 2]






[Drawing 4]







[Drawing 6]




[Drawing 8]




[Drawing 9]



[Drawing 10]







(19) 日本国特許庁 (JP) (12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-233158

(P2002-233158A) (43)公開日 平成14年8月16日(2002.8.16)

(51) Int.Cl.7	識別記号	FΙ		テーマコート*(参考)
H02M 7/4	18	H02M 7	/48	A 3K072
				M 5H007
7/5	5387	7	/5387	Z
H05B 41/2	24	H05B 41	/24	K
				G
		審查請求	未請求 請求項の数42	2 OL (全 18 頁)
(21)出願番号	特膜2001-8143(P2001-8143)	(71)出願人	598137766	
			オーツー・マイクロ・	インターナショナ
(22)出願日	平成13年1月16日(2001.1.16)		ル・リミテッド	
			O▲2▼ Micro	Internat
			ional Ltd.	
			英領西インド諸島連邦	、ケイマン・アイラ
			ンズ、グランド・ケ	イマン、私書箱ジー
			ティー1794	
		(74)代理人	100064908	
			弁理士 志賀 正武	(外7名)


最終頁に続く

(54) 【発明の名称】 高効率適応型DC/ACコンパータ

(57)【要約】

【課題】 負荷の駆動のために最適化されたシステムを 提供すること。

【解決手段】 負荷20に対して制御しつつ電力を伝達 するためのDC/ACコンバータ回路であって、電源1 2と;複数のスイッチA~Dと;パルス発生器22と; スイッチA~Dの導電状態を制御するための駆動回路5 0と; 変圧器TX1と; 負荷20と; フィードバックル ープ回路と;駆動回路50は、第1組内の複数のスイッ チどうしの間のオーバーラップ時間を制御するととも に、第2組内の複数のスイッチどうしの間のオーバーラ ップ時間を制御し、これにより、負荷に供給すべき電力 を制御するようになっている。



【特許請求の範囲】

【請求項1】 負荷に対して制御しつつ電力を伝達する ためのDC/ACコンバータ回路であって、

入力電圧源と;該電圧源に対して選択的に接続される第 1組をなす互いにオーバーラップする複数のスイッチお よび第2組をなす互いにオーバーラップする複数のスイ ッチであって、この場合、第1組をなす複数のスイッチ が第1導電経路を形成し、第2組をなす複数のスイッチ が第2導電経路を形成するものとされている、第1組を なす互いにオーバーラップする複数のスイッチおよび第 2細をなす互いにオーバーラップする複数のスイッチ と;パルス信号を生成するためのパルス発生器と;前記 パルス信号を受領するとともに、前記第1組および前記 第2組をなす複数のスイッチの導電状態を制御するため の駆動回路と;一次側と二次側とを有しているととも に、前記一次側に、前記第1導電経路と前記第2導電経 路とを交互的に経由することによって前記電圧源が選択 的に接続されるようになっている、変圧器と;該変圧器 の前記二次側に接続された負荷と;該負荷と前記駆動回 路との間に配置され、前記負荷に対して供給される電力 を表すフィードバック信号を供給するための、フィード バックループ同路と:を具備してなり。

前記駆動回路は、前記第1組やおび前記第2組をなす複数のスイッチの導電状態を交互的に切り換えて、前記第1組内の複数のスイッチどうしの間のオーバーラップ時間を制御するとともに、前記第2組内の複数のスイッチどうしの間のオーバーラップ時間を制御し、これにより、前記フィードバック信号および前記パルス信号に少なくとも部分的に基づいて、前記電圧源と前記一次側とを接続するようになっていることを特徴とする回路。 【請求項2】 請求項1記載の回路において、

前記入力電圧源が、DC電圧源であることを特徴とする 同路

【請求項3】 請求項1記載の回路において、

前記駆動回路が、前記パルス信号とは相補的な第1相補 パルス信号と;傾斜信号と;を生成し、

前記パルス信号は、前記第1組をなす複数のスイッチの うちの第1スイッチに対して供給されて、該第1スイッ チの導通状態の制御に供され、

前記傾斜信号が、少なくとも前記フィードバック信号と 比較されることにより、第2パルス信号が生成され、 該第2パルス信号は、前記第1組をなす接数のスイッチ のうちの第2スイッチに対して供給されて、該第2スイ

のうちの第2スイッチに対して供給されて、該第2スペッチの導通状態の制御に供され、

これにより、前記第1組をなす複数のスイッチの前記第 1スイッチの構通状態と前記第2スイッチの構通状態と の間におけるオーバーラップ状態が、制御されるように なっており、

前記駆動回路が、さらに、前記第2パルス信号に基づい て第2相補パルス信号を生成し、 前記第1および前記第2相補パルス信号が、前記第2組 をなす複数のスイッチのうちの第1スイッチおよび第2 スイッチのそれぞれの導通状態を制御し、

これにより、前記第2組をなす複数のスイッチの前記第 1スイッチの導通状態と前記第2スイッチの導通状態と の間におけるオーバーラップ状態が、則即されるように なっていることを特徴とする回路。

【請求項4】 請求項3記載の回路において、

前記第1組および前記第2組をなす複数のスイッチが、 MOSFETトランジスタを備えていることを特徴とす ス回路

【請求項5】 請求項4記載の回路において、

前記各トランジスタが、前記電圧源に対して逆バイアス とされた状態で各トランジスタに対して並列接続されて いる固有スイッチを備え、

これら固有スイッチの各々は、それぞれのトランジスタ が9序湾連状態とされているときには前記電圧源と前記一 次側との間に導電経路を形成することによって前記変圧 器の前記一次側内に貯蔵されてエネルギーを放出するよ うになっていることを特徴とする回路。

【請求項6】 請求項5記載の回路において、

前記固有スイッチが、ダイオードであることを特徴とする回路。

【請求項7】 請求項3記載の回路において、

前記パルス信号と前記第1相補パルス信号との間の位相 差が、約180°であり、

前記第2パルス信号と前記第2相補パルス信号との間の 位相差が、約180°であり。

これにより、前記第1 導電経路と前記第2 導電経路との 間の短絡が発生しないものとされていることを特徴とす る回路。

【請求項8】 請求項7記載の回路において、

前記第1組をなす複数のスイッチの導電状態と前記第2 組をなす複数のスイッチの導電状態とが、前記負荷に対 して供給される電力を決定するようになっていることを 特徴とする回路。

【請求項9】 請求項3記載の回路において、

前記フィードバックループ回路は、参照信号と前記フィ ードバック信号とを比較して第1 出力信号を生成するた めの第1 比較器と、該第1 出力信号と前記記録信号とを 比較してこれら第1 出力信号と傾斜信号との間の交差に 基づいて第2 出力信号を主成するための第2 比較器と、 を備えていることを特徴とする口路。

【請求項10】 請求項9記載の回路において、

前記フィード信号は、前記負荷を通って流れる電流の測 定値とされることを特徴とする回路。

【請求項11】 請求項9記載の回路において、

さらに、前記フィードバック信号を受領してトリガー信号を生成するための電流検出回路を具備し、

前記フィードバックループ回路が、さらに、前記第1比

較器と前記第2比較器との間にスイッチ回路を備え、 該スイッチ回路は、前記トリガー信号を受領し、該トリ ガー信号の値に基づいて、前記第1出力信号であるかあ るいは所定最小信号であるかのいずれかを生成するもの とされていることを特徴とする回路。

【請求項12】 請求項9記載の回路において、 前記参照信号は、参照信号生成器によって生成されるも のおあって、前記負荷に対して供給されるべき所望電力 値を表したものとされることを特徴とする回路。

【請求項13】 請求項9記載の回路において、

さらに、前記フィードバック信号を受領し、該フィード バック信号の値に基づいて、前記パルス生成器を制御す る過電流保護回路と;前記貝荷にかかる電圧信号を前記 第1出力信号とを受領し、これら電圧信号と第1出力信 号とを比較して、前記貝荷にかかる前記電圧保援回路 と、き異値していることを特徴とする回路。 と、き異値していることを特徴とする回路。

【請求項14】 請求項1記載の回路において、

前記バルス生成器が、50%という負荷比率サイクルで もって前記コンバータ回路を起動し得るようプログラム されているとともに所定制波数でもって起動されさらに 所定速度かつ所定段数でもって前記用波数を下向きに掃 別するようになっている、プログラム可能なバルス周波 数生成回路を備えていることを特徴とする回路

【請求項15】 請求項1記載の回路において、前記負荷が、1つまたは複数の冷陰極蛍光ランプ (CCFLs)を備えていることを特徴とする回路。

【請求項16】 請求項1記載の回路において、 前記一次開が、インダクタとキャバシタとを有してなる 共鳴タンク回路を備えていることを特徴とする回路。 【請求項17】 請求項1記載の回路において、

前記二次側が、前記負荷に対して並列接続されたインダ クタに対して並列接続されている電圧分割回路を備えて いることを特徴とする回路。

【請求項18】 CCFL負荷に対して電力を伝達する ためのコンバータ回路であって、

電圧源と:一次側と二次側とを有している変圧器と:前 記電圧源と前記一次側との間において第1薄電器路路を形 成する、第1対をなすスイッチ、および、前記電圧源と 前記一次側との間において第2導電経路を形成する、第 2対をなすスイッチと:前記二次側に接続されたCCF 1負荷回路と:パルス信号を生成するためのパルス発生 器と;前記負荷に対して接続されて、フィードバック信号を生成するための、フィードバック回路と:前記パルス信号を生成するための、フィードバック目的と受質前するととも に、前記負荷に対して電力を供給し得るよう制御がルス 信号と前記フィードバック信号とに基づいて、前記第1 対をなすスイッチまたは前記第2対をなずスイッチを前 記電圧源および前記一次側に対して接続するための駆動 回路と;を具備していることを特徴とする回路。 【請求項19】 請求項18記載の回路において、 前記パルス信号が、所定周波数を有し、

前記駆動回路が、第1駆動回路、第2駆動回路、第3駆 動回路、および、第4駆動回路を備え、

前記第1対をなすスイッチが、第1トランジスタおよび 第2トランジスタを有し、

前記第2対をなすスイッチが、第3トランジスタおよび 第4トランジスタを有し、

前記第1駆動回路、前記第2駆動回路、前記第3駆動回路、および、前記第4駆動回路が、前記第1トランジスタ、前記第2トランジスタ、前記第3トランジスタ、および、前記第4トランジスタの各々の制御ラインに対して終終され、

前記パルス信号が前記第1駆動回路に対して供給され、 これにより、前記第1トランジスタが、前記パルス信号 に応じてスイッチングされ、

前記第3駆動回路が、前記パルス信号に基づいて第1相 継がルス信号と傾斜信号とを生成し、さらに、前記第1 相補パルス信号を前記第3トランジスタに対して供給 し、これにより、前記第3トランジスタが、前配第1相 継がルス信号に応じてスイッチングされ、

前記傾斜信号と前記フィードバック信号とが比較される ことにより、第2パルス信号が生成され、

該第2パルス信号は、前記第2駆動回路に対して供給され、これにより、前記第2トランジスタが、前記第2パルス信号に応じてスイッチングされ、

前記第4駆動回路が、前記第2パルス信号に基づいて第 2相構がれス信号を生成し、さらに、前記第2相補がル ス信号を削記第4トランジスタに対して供給し、これに より、前記第4トランジスタが、前記第2相補パルス信 号に応じてスイッチングされ、

前記第1トランジスタと前記第2トランジスタとの間の 同時帯通、および、前記第3トランジスタと前記第4ト ランジスタとの間の同時帯通、のそれぞれが、前記負荷 に対して供給される電力を制御するようになっていることを特徴とする回路。

【請求項20】 請求項18記載の回路において、

前記パルス信号と前記第1相補パルス信号との間の位相 差が、約180°であり、

前記第2パルス信号と前記第2相補パルス信号との間の 位相差が、約180°であり。

前記パルス信号と前記第2パルス信号とが、前記第1導 電経路を通っての電力供給を制御するものとされ、

前記第1相補バルス信号と前記第2相補バルス信号と が、前記第2導電経路を通っての電力供給を制御するも のとされていることを特徴とする回路。

【請求項21】 請求項19記載の回路において、 前記フィードバック国路が、前記フィードバック信号と 参照信号とを比較して第1出力信号を生成するための第 1比較器と、該第1出力信号と前記傾斜信号とを比較し てこれら第1出力信号と傾斜信号との間の交差に基づい て第2出力信号を生成するための第2比較器と、を備え ていることを特徴とする回路。

【請求項22】 請求項21記載の回路において、 前記参照信号は、参照信号生成器によって生成されるも のあって、前記負荷に対して供給されるべき所望電力 値を表したものとされることを特徴とする回路。

【請求項23】 請求項21記載の回路において、 さらに、前記負荷と前記パルス生成器とに対して接続された過電圧保護回路を具備し、

該過電圧保護回路が、前記負荷にかかる電圧を入力とし で受領し、前記負荷にかかる前記電圧の値に基づいて、 前記パルス生成器を制御するようになっていることを特 徴とする回路

【請求項24】 請求項23記載の回絡において、 前記過電圧採製回路が、前記員商にかかる電圧信号と前 配第1出力信号とと比較して、前記小のスセ成器による 電力供給を制御し得るよう前記がいス生成器に対して制 側信号を供給するようになっていることを特徴とする回

【請求項25】 請求項24記載の回路において、 前記過電圧保護回路が、タイマー回路を備えており、 前記制御信号が、前記タイマー回路によって生成される 所定時間にわたって制御されるようになっていることを 特徴とする回路

【請求項26】 請求項21記載の回路において、 さらに、前記パルス生成器に対して接続され、前記フィ ードバック信号を入力として受領し、該フィードバッ 信号の値に基づいて、前記パルス生成器を制御する過電 流保護回路を具備していることを特徴とする回路。

【請求項27】 請求項19記錄の回路において、 前記第1トランジスタと前記第3トランジスタとが、互 いに直列接続されているとともに、前記電圧源および前 記一次側に対して並列接続され、

前記第2トランジスタと前記第4トランジスタとが、互 いに直列接続されているとともに、前記電圧源および前 記が側に対して並列接続されていることを特徴とする 同路

【請求項28】 請求項19記載の回路において、 さらに、前記各トランジスタに対して並列接続されてい る固有スイッチを具備し、

該固有スイッチは、それぞれのトランジスタが導通状態 へとスイッチングされる前においては、前記第1 準電経 路または前記第2導電経路を通っての前記一次側からの エネルギー流通を許容するようになっていることを特徴 とする回路。

【請求項29】 請求項18記数の回路において、 前記一次側が、単一の共鳴周波数を有してなる共鳴タン ク回路を形成していることを特徴とする回路。 【請求項30】 請求項19記数の回路において、 前記第1駆動回路および前記第3駆動回路が、トーテム ボール回路とされ、

前記第2駆動回路および前記第4駆動回路が、ブートス トラップ回路とハイサイド駆動回路とレベルシフト回路 とからなるグループの中から選択された回路とされてい ることを特徴とする回路。

【請求項31】 請求項19記載の回路において、

前記第2駆動回路および前記第4駆動回路が、さらに、 前記第1相補/がレス信号および前記第2相補/がレス信号 のそれぞれを生成するためのインバータを備えているこ とを特徴とする回路。

【請求項32】 請求項31記載の回路において、 前記第2駆動回路が、さらに、前記傾斜信号を生成する ための鋸像状波形生成回路を備え、

この場合、生成される鋸歯状波形は、前記パルス信号に 適合した周波数を有していることを特徴とする回路。 【請求項33】 請求項21記載の回路において、

さらに、前記第2パルス信号に接続されて、前記第3トランジスタが導通状態にスイッチングされているときに だけ前記第2駆動回路に対して前記第2パルス信号を供 始するフリップフロップ回路を具備していることを特徴 とする回路。

【請求項34】 請求項18記載の回路において、 さらに、前記一次側からの第1入力信号と前記フィード バック信号を使用した第2入力信号とを有した位相ロッ クループ(PLL)回路を具備し、

該PLL回路は、前記第1入力と前記第2入力との間の 位相差に基づいて前記パルス信号のパルス幅を制御する ために、前記パルス生成器に対して制御信号を送信する ことを特徴とする回路。

【請求項35】 負荷に対して電力を伝達するに際して ゼロ電圧スイッチング回路を使用して制御を行うための 方法であって

【請求項36】 請求項35記載の方法において、 さらに、前記第1トランジスタと前記第3トランジスタ とが同時に導通しないようにかつ前記第2トランジスタ と前記第4トランジスタとが同時に導通しないように前 記各トランジスタ間の導通のタイミングをとることを特 徴とする方法。

【請求項37】 請求項35記載の方法において、 さらに、第1相補信号および第2相補信号を生成し;傾 斜信号を生成し:前記傾斜信号と前記フィードバック信 号とを比較することにより、第2パルス信号を生成し; 前記パルス信号を前記第1トランジスタに対して供給す ることにより、該第1トランジスタの導通状態を制御す るとともに、前記第2パルス信号を前記第2トランジス タに対して供給することにより、該第2トランジスタの 導通状態を制御し:前記第1相補パルス信号を前記第3 トランジスタに対して供給することにより、該第3トラ ンジスタの導通状態を制御するとともに、前記第2相補 パルス信号を前記第4トランジスタに対して供給するこ とにより、該第4トランジスタの導通状態を制御し;前 記第1トランジスタと前記第2トランジスタの同時導通 を制御しさらに前記第3トランジスタと前記第4トラン ジスタの同時導通を制御することにより、前記一次側に 対して電力を供給する:ことを特徴とする方法。

【請求項38】 請求項37証款の方法において、 前記フィードバック信号と参照信号とを比較することに よりこの比較結果に基づいて第1出力信号を生成し;該 第1出力信号と前配傾斜信号とを比較することにより前 配第27/Nス信号を生成する;ことを特徴とする方法。 【請求項39】 請求項35証数の方法におりた。

さらに、前記負荷にかかる電圧信号に基づいて前記パル ス生成器を制御することを特徴とする方法。

【請求項40】 請求項35記載の方法において、 さらに、前記フィードバック信号に基づいて前記パルス 生成器を制御することを特徴とする方法。

【請求項41】 請求項35記載の方法において、 さらに、位相ロック回路に対して、前記一次側にかかる 電圧を表す第1億号と、前記負荷を通して流れる電流を 表す第2億号と、を供給し、前記第1億号と前記第2億 号との間の位相差をロックして、この位相患と基づいて 制御信号を生成し;この制御信号を前記パルス生成器に 対して供給することにより、前記第1億号と前記第2億 号との間の位相差に基づいて前記パルス信号のパルス稲 を調節することを特徴とする方法。

【請求項42】 請求項37記報の方法において、 前記第1出力信号と前記傾斜信号と比較することによ り前記第27パルス信号を生成するに際しては、さらに、 前記傾斜信号と前記第1出力信号との間の交差に基づい て前記第2パルス信号を生成することを特徴とする方 法.

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、DCからACへの 電力コンバータに関するものである。より詳細には、本 発明は、ゼロ電圧スイッチング技術を使用して負荷に対 して供給される電力を制御するような高効率コントロー ラ回路を提供する。本発卵シ一般的な用途は、冷陰極強 光ランプ (Cold Cathode Fluorescent Lawes、CCFL s) に見出される。しかしたがら、当業者であれば、高 効率で正確な電力制御が要求されるような任意の負荷に 対して未発明が応用可能であることは、理解されるであ ろう。

[0002]

【従来の技術および発明が解決しようとする課題】図1 は、従来型のCCFLに対しての電力供給システム(1 0)を示している。このシステムは、概して、電源(1 2)と、CCFL駆動回路(16)と、コントローラ (14) と、フィードバックループ (18) と、LCD パネル (20) 付きの1つ以上のランプ (CCFL) と、を備えている。電源(12)は、回路(16)に対 してDC電圧を供給する。回路(16)は、トランジス タ(Q3)を介してコントローラ(14)によって制御 される。回路(16)は、Royer回路として公知の自己 共振回路である。本質的に、回路(16)は、自己共振 型の直流から交流へのコンバータであって、その共振周 波数は、L1とC1とによって設定される。N1~N4 は、変圧器巻線のターン数を表している。動作時には、 トランジスタ(Q1,Q2)が、交互に導通して、巻線 (N1, N2)のそれぞれにわたって入力電圧を切り換 える。トランジスタ(Q1)が導通しているときには、 入力電圧は、巻線(N1)にわたって印加される。対応 した極性の電圧が、他の巻線に対して印加されることと なる。巻線(N4)に誘起される電圧は、トランジスタ (Q2)のベースをプラスとし、トランジスタ(Q1) は、非常に小さなコレクタ・エミッタ間電圧降下でもっ て導通する。巻線(N4)に誘起された電圧は、また、 トランジスタ(Q2)を遮断状態に保持する。トランジ スタ(Q1)は、変圧器(TX1)のコア内の磁束が飽 和に達するまで、導通する。

【0003】 飽和時には、トランジスタ(Q1)のコレクタ電圧が、(ベース回路によって決定される値にまで)急激に上昇し、変圧器に制起される電圧は、急激に減少する。トランジスタ(Q1)は、飽和状態から外れ、火点が上昇して、巻線(N1)にかたっての電圧 が、さらに減少する。ベース県動の減少により、コア内の破棄がわずかに減少して、巻線(N4)に電流を請認し、トランジスタ(Q2)をターンオンさせる。巻線(N4)に誘起された電圧は、コアが逆向きに飽和するまでトランジスタ(Q2)を飽和導通状態に維持する。スイッチングサイクルが完了するまで、先とは同様かつ流向さの動権が行われる。

【0004】インバータ回路(116)は、比較的少数の 構成要素から構成されているものではあるけれども、回 盤の適正な動作は、トランジスタと変圧器との間の複雑 な非線界的相互作用に依存している。加えて、C1、Q 誤差)の介かに、回路(16)は、並列型安圧器構成に 適用することができない。その理由は、回路(16)の 重量が、ある種の調和間波数を発生させるからであ らなる望ましくない動作周波数を発生させるからであ る。CCFL負荷に適用されたときには、回路は、CC FLsに『ビート(波打ち)』現象をもたらしてしま う。これは、目立つ現象であって望ましくない現象であ る。路球が乗どうしがたとえ酸密に適合しているにして の。回路(16)が自己実振モードで動作することのた めに、回路の重量が固有の動作用波数を有することによ

り、ビート現象は、除去することができない。

0.2における誤差(典型的には、35%という許容

【0005】他のいくつかの駆動システムは、米国特許 明細書第5、430、641号、米国特許明細書第5、 619,402号、米国特許明細書第5,615,09 3号、米国特許明細書第5,818,172号、に見出 すことができる。これら文献のいずれもが、低効率のも のであって、2段階の電力変換のものであって、周波数 変動型のものであって、および/または、負荷依存型の ものである。加えて、負荷が、1つまたは複数のCCF Lとアセンブリとを備えている場合には、浮遊キャパシ タンスが導入されてしまって、CCFL自身のインピー ダンスに悪影響を与えてしまう。適正に動作し得るよう な回路を効果的に構成するためには、回路は、CCFL 負荷を駆動するための浮遊インピーダンスを考慮して構 成されなければならない。そのような努力は、時間がか かるとともに高価なものとなるのみならず、様々な負荷 を取り扱うに際しては、最適のコンバータ構成を得るこ とを困難なものとする。したがって、上記欠点を克服し 得るとともに、高効率であり、CCFLsの信頼性高い 点火を行うことができ、負荷に依存しない電力制御がで き、単一の周波数による電力変換ができるような、回路 手段が要望されていた。

[0006]

【課題を解決するための手段】したがって、本発明は、 負荷の駆動のために廃産化されたシステムを提供するも のであり、様々なしCDパネル負荷の最適動作を得るこ とができ、これにより、システムの信頼性を向上させ得 るものである。

【0007】大まかに言えば、本発明は、負債に対して 制御しつつ電力を伝達するためのDC/ACコンバータ 回路であって、入力電圧源と、毎圧源に対して選択的に 接続される第1組をなす互いにオーバーラップする複数 のスイッチがまび第2組をなす互いにオーバーラップする 複数のスイッチが高って、この場合、第1組をなすす 数のスイッチが第1準電路を予成し、第2組をなす複 数のスイッチが第2準電路路を形成し、第2組をなす 大手を表している、第1組をなす互いにオーバーラップする複数のスイッチが第2組をなす互いにオーバーラップする複数のスイッチと、を見備したコンバータ回路を提供する。 パルス信号を牛成するためのパルス発生器が設けられ る。駆動回路は、パルス信号を受領して、第1組および 第2組をなす複数のスイッチの導電状態を制御する。-次側と二次側とを有しているとともに、一次側に、第1 導電経路と第2導電経路とを交互的に経由することによ って電圧源が選択的に接続されるようになっている。変 圧器が設けられる。負荷は、変圧器の二次側に接続され る。フィードバックループ回路は、負荷と駆動回路との 間に配置され、負荷に対して供給される電力を表すフィ ードバック信号を供給する。駆動回路は、第1組および 第2組をなす複数のスイッチの運電状態を交互的に切り 換えて、第1組内の複数のスイッチどうしの間のオーバ ーラップ時間を制御するとともに、第2組内の複数のス イッチどうしの間のオーバーラップ時間を制御し、これ により、フィードバック信号およびパルス信号に少なく とも部分的に基づいて、電圧源と一次側とを接続するよ うになっている.

【0008】駆動回路は、パルス信号から第1相補パル ス信号を生成し得るように、また、パルス信号から傾斜 信号を生成し得るように、構成されている。パルス信号 は、第1組をなす複数のスイッチのうちの第1スイッチ に対して供給されて、第1スイッチの遵诵状態の制御に 供され、傾斜信号は、少なくともフィードバック信号と 比較されることにより、第2パルス信号が生成され、こ れにより、第1組をなす複数のスイッチの第1スイッチ の導通状態と第2スイッチの導通状態との間におけるオ ーバーラップ状態が、制御されるようになっている。第 2パルス信号は、第1組をなす複数のスイッチのうちの 第2スイッチに対して供給されて、第2スイッチの導通 状態の制御に供される。駆動回路は、さらに、第2パル ス信号に基づいて第2相補パルス信号を生成し、第1お よび第2相補パルス信号が、第2組をなす複数のスイッ チのうちの第1スイッチおよび第2スイッチのそれぞれ の導通状態を制御する。同様に、第2組をなす複数のス イッチの第1スイッチの遵诵状態と第2スイッチの遵诵 状態との間におけるオーバーラップ状態が、制御される ようになっている。

【0009】方法の態様においては、本発明は、負荷に 対して電力を伝達するに際してゼロ電圧スイッチング回 路を使用して制御を行うための方法を提供する。

【0010】この場合、DC電圧調を準備し、電圧調を 変圧器の一次側とに対して、第1 薄電経路を形成するための第1トランジスタおよび第2トランジスタを接続す るとともに、電圧源と変圧器の一次側とに対して、第2 導電経路を形成するための第3トランジスタもよび第4 トランジスタを接続し、新定ルス編を有するようにし てパルス信号を生成し、負荷を変圧器の二次側に対して 接続し、負荷からのフィードバック信号を生成し、フィードバック信号をが成る場合とが刺る信号を対して信号をはして、第1トランジスタと第3トランジスタと第3トランジスタと第3トラン

ジスタと第4トランジスタとの導通状態を決定する。 【0011】第1実施形態においては、本発明は、CC FL負荷に対して電力を伝達するためのコンバータ回路 であって、電圧源と; 一次側と二次側とを有している変 圧器と;電圧源と一次側との間において第1導電経路を 形成する。第1対をなすスイッチ、および、電圧源と一 次側との間において第2導電経路を形成する、第2対を なすスイッチと; 二次側に接続されたCCFL負荷回路 と;パルス信号を生成するためのパルス発生器と;負荷 に対して接続されて、フィードバック信号を生成するた めの フィードバック回路と:パルス信号とフィードバ ック信号とを受領するとともに、CCFL負荷に対して 電力を供給し得るようパルス信号とフィードバック信号 とに基づいて、第1対をなすスイッチまたは第2対をな すスイッチを電圧源および一次側に対して接続するため の駆動回路と;を具備するコンバータ回路を提供する。 【0012】加えて、第1実施形態においては、所定周 波数を有したパルス信号を生成するパルス生成器が提供 される。駆動回路は、第1駆動回路、第2駆動回路、第 3駆動回路、および、第4駆動回路を備え、第1対をな すスイッチが、第1トランジスタおよび第2トランジス タを有し、第2対をなすスイッチが、第3トランジスタ および第4トランジスタを有している。第1駆動回路、 第2駆動回路、第3駆動回路、および、第4駆動回路 が、第1トランジスタ、第2トランジスタ、第3トラン ジスタ、および、第4トランジスタの各々の制御ライン に対して接続されている。パルス信号は、第1駆動回路 に対して供給され、これにより、第1トランジスタが、 パルス信号に応じてスイッチングされる。第3駆動回路 が、パルス信号に基づいて第1相補パルス信号と傾斜信 号とを生成し、さらに、第1相補パルス信号を第3トラ ンジスタに対して供給し、これにより、第3トランジス タが、第1相補パルス信号に応じてスイッチングされ る。傾斜信号とフィードバック信号とが比較されること により、第2パルス信号が牛成される。第2パルス信号 は、第2駆動回路に対して供給され、これにより、第2 トランジスタが、第2パルス信号に応じてスイッチング される。第4駆動回路が、第2パルス信号に基づいて第 2相補パルス信号を生成し、さらに、第2相補パルス信 号を第4トランジスタに対して供給し、これにより、第 4トランジスタが、第2相補パルス信号に応じてスイッ チングされる。本発明においては、第1トランジスタと 第2トランジスタとの間の同時導通、および、第3トラ ンジスタと第4トランジスタとの間の同時遵循。のそれ ぞれが、負荷に対して供給される電力を制御するように なっている。パルス信号と第2パルス信号とは、所定量 だけオーバーラップするようにして生成され、これによ り、第1導電経路を通して負荷に対して電力が供給され る。第1相補パルス信号と第2相補パルス信号とが、パ ルス信号と第2パルス信号とのそれぞれから生成される

ことにより、第1相補バルス信号と第2相補バルス信号 とも、また、所定量だけオーバーラップするようにして 生成され、これにより、第1 導電経路とは交互的に第2 導電経路を通して負荷に対して電力が供給される。

【0013】また、パルス信号と第1相補バルス信号とは、約180°という位相差でもって生成され、第2パルス信号と第2相補バルス信号は、約180°という位相差でもって生成され、これにより、第1導電経路と第2導電経路との間の短路の発生が防止されている。

【0014】第1実施形態において提供されるコンパータ 同路に加えて、第2実施形態においては、第2パルス 信号に接続されて、第3トランジスタが曝泄が聴にスイッチングされているときにだけ第2駆動回路に対して第2パルス信号を供給するフリップフロッフ回路が設けられる。加えて、第2実施形態は、一次関からの第1入力信号ととの作用・ウェック信号を使用した第2人力信号とを有した位相ロックループ(PLL)回路を具備している。PLL回路は、第1入力に第2人力と同か位相をと比較し、この位相差に基づいてパルス信号のパルス福号がパルス保留のパルス福号のパルス福号のパルス福号のパルス福号のパルス福号のパルス福号のパルス福号のパルス福号のパルス福号のパルス福号のパルス福号のパルス福号のパルス福号のパルス福号のパルス福号のパルス福号のパルス福号では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、1000円では、

【0015】双方の実施形態において、好ましい回路 は、フィードバック信号と参照信号とを比較して第1出 力信号を生成するための第1比較器を有したフィードバ ック制御ループを備えている。第1出力信号と傾斜信号 とを比較してこれら第1出力信号と傾斜信号との間の交 差に基づいて第2出力信号を生成するための第2比較器 が設けられている。さらに、フィードバック回路は、好 ましくは、フィードバック信号を受領してトリガー信号 を生成するための電流検出回路と、第1比較器と第2比 較器との間にスイッチ回路と、を備え、スイッチ回路 は、トリガー信号を受領し、トリガー信号の値に基づい て、第1出力信号であるかあるいは所定最小信号である かのいずれかを生成するものとされている。参照信号 は、例えば、負荷に対して供給されるべき望ましい電力 を示すものとして手動で生成される信号とすることがで きる。所定最小電圧信号は、スイッチに対して供給され るプログラム可能な最小電圧とすることができ、これに より、過電圧が負荷に対して印加されることがない。 【0016】同様に、双方に実施形態においては、フィ ードバック信号を入力として受領しフィードバック信号 の値に基づいてパルス生成器を制御する過電流保護回路 を設けることができる。負荷にかかる電圧信号と第1出 力信号とを受領しこれら電圧信号と第1出力信号とを比 較して負荷にかかる電圧信号の値に基づいてパルス生成 器を制御する過電圧保護回路を設けることができる。 [0017]

【発明の実施の形態】以下の詳細な説明においては、好ましい実施形態および好ましい使用方法を参照して説明を行うけれども、本発明がこれら好ましい実施形態およ

び好ましい使用方法に限定されないものであることは、 当業者であれば、理解されるであろう。むしろ、本発明 は、広い範囲を有したものであって、添付の請求範囲に よって限定されるものである。

【0018】本発明の他の特徴点および利点は、添付図面を参照した以下の詳細な説明により、明瞭となるであろう。

【0019】単なる例示であって本発明を制限するものではないけれども、以下の詳細な説明においては、本境明による回路の負荷として、CCFLバネルを参照して説明を行う。しかしながら、本発明は、1つまたは複数のCCFLの服動に限定されるものではなく、特定の応用における特定の負荷に制限されることのない一般的な電力コンバータ回路および方法と見なされるべきである。

【0020】概観すれば、本発明は、フィードバック信 号とパルス信号とを使用して2対のスイッチのオン時間 を調節することによって、負荷に対しての電力供給を制 御するための回路を提供するものである。それぞれのオ ン時間どうしが互いにオーバーラップするようにして一 方の対をなすスイッチのターンオンが制御されたときに は、電力は、その一方の対をなすスイッチによって形成 された導電経路を経由して、(変圧器を介して)負荷に 対して供給される。同様に、それぞれのオン時間どうし が互いにオーバーラップするようにして他方の対をなす スイッチのターンオンが制御されたときには、電力は、 その他方の対をなすスイッチによって形成された導電経 路を経由して、(変圧器を介して)負荷に対して供給さ れる。よって、選択的にスイッチをターンオンさせるこ とによりまたスイッチどうしの間のオーバーラップを制 御することにより、本発明においては、与えられた負荷 に対して供給される電力を正確に制御することができ る。加えて、本発明においては、回路の短絡や回路の開 放が発生したときには負荷に対しての電力供給を遮断す るための、過雷流保護回路および過電圧保護回路が備え られている。さらに、ここで説明されるスイッチングの 制御方式であると、負荷にかかわらず、変圧器構成の共 鳴現象に無関係に単一の動作周波数でもって、回路が動 作することができる。これらの特徴点につき、添付図面 を参照して、以下において説明する。

【0021】図2に示す回路団球、本売明による位相シートタイアの全球ブリッジ型ので口電圧スイッチングズの電力コンパータの好ましい一実施形態を示している。本質的は、図2に示す回路は、電源(12)と、交互導連路路を形成する対角線状の複数の対をなすスイッチとして配置された数数のスイッチ(80)と、基本イッチを駆動するための回路(50)と、駆動回路(50)に対して矩形波いルスを供給する周波数掃引器(22)と、変圧器(TX1)の一次側とキャバシタ(C1)とによって形成された共鳴カンク回路

が付設されている)と、負荷と、を備えている。有利に は、木発明は、さらに、複数のスイッチ対の少なくとも 一方のオン時間を制御しこれにより負荷に対しての電力 供給の制御を可能とする、オーバーラップフィードバッ ク制御ルーブ(40)を備えている。

【0022】電源(12)は、システムに対して適用さ れている。まず最初に、バイアス/参照信号(30) が、電源から制御回路のために(制御ループ(40)内 における制御回路のために)生成される。好ましくは、 周波数掃引器(22)が、最大周波数によって開始され 所定速度および所定段数でもって下方に提引するような (すなわち、パルス幅が可変とされた矩形波信号)50 %という負荷比率サイクルパルス信号を生成する。周波 数掃引器(22)は、好ましくは、従来より公知の、プ ログラム可能な周波数発生器とされる。(掃引器(2 からの)パルス信号(90)は、B.ドライブ(ス イッチ_Bを駆動するためのドライブ、すなわち、スイ ッチ Bのゲートを制御するためのドライブ) に対して 供給され、その後、A ドライブに対して供給される。 A_ドライブは、相補的パルス信号(92)と傾斜信号 (26)とを生成する。後述のように、相補的パルス信 号(92)は、パルス信号(90)とは位相が約180 ずれたものであり、傾斜信号(26)は、パルス信号 (90)とは位相が約90°ずれたものである。傾斜信 号は、好ましくは、図に示すような鋸歯状の信号とされ る。傾斜信号(26)は、比較器(28)において、誤 差アンプ(32)からの出力信号(24)(ここでは、 CMPと称される)と比較される。これにより、信号 (94)が生成される。比較器 (28)からの出力信号 (94)は、同様に、50%の負荷比率サイクルバルス であって、C_ドライブに対して供給される。これによ り、スイッチ Cのターンオンが開始され、スイッチ B、C間のおよびスイッチA、D間のオーバーラップ量 が決定される。信号(94)の相補的な信号(位相が1 80° ずれた信号)が、D ドライブを介して、スイッ チ_Dへと供給される。A_ドライブ~D_ドライブが それぞれスイッチ A~スイッチ Dの制御ライン(す なわち、ゲート)に対して接続されていて、後述のよう にして各スイッチの導通の制御が可能とされていること は、当業者であれば理解されるであろう。スイッチB、 C間のおよびスイッチA. D間のオーバーラップ量を調 節することによって、ランプ電流の制御が得られる。言 い換えれば、コンバータによって処理される電力量を決 定するのは 複数の対をなすスイッチの連涌状態におけ るオーバーラップ量である。よって、スイッチB、Cお よびスイッチA. Dは、以降、互いにオーバーラップし ているスイッチと称される。

【0023】例示であって本発明を限定するものではないけれども、この実施形態においては、B_ドライブは、好ましくは、トーテムボール回路、一般的な低イン

ビーダンスオペアンプ回路。または、エミックフォロワ 回路、から形成されている。C_ドライブは、同様に構成されている。A_ドライブとD」ドライブと、同様に構成されている。AードライブとD」とサルでは、当業者には公知なような、ブートストラップ回路または他の高圧側駆動回路(ハードドライブ回路)から形成されることが好ましい。加えて、上述のように、A―ドライブとD―ドライブとは、B―ドライブとC―ドライブとのそれぞれから流れてくる信号を反転させる(すなわち、位相を反転させる)ようかインバータを備きている。

【0024】高効率動作は、ゼロ電圧スイッキング技術により得られる。4つのMOSFETs(スイッチンスイッチ_D)(80)は、それぞれの関有ダイオード(D1~D4)が導通した後に、ターンオンされる。これにおけるエネルギーの電流流通経路がもたらされ、したがって、各スイッチがターンオンする際にスイッチにわたっての電圧がゼロ電圧であることが確保される。このような制御方式においては、スイッチング損失が最小化され、高効率が維持される。

【0025】オーバーラップ型スイッチ(80)の好ま しいスイッチング動作が、図3(a)~図3(f)に示 されている。スイッチ_Cは、スイッチ_BおよびCの 双方が導通した状態となってから所定期間後に、ターン オフされる。タンク(図2参照)内を流れる電流は、ス イッチ_Cがターンオフされたこの時点では、スイッチ D内のダイオード(D4)(図3(e))と、変圧器 の一次側と、キャパシタ (C1)と、スイッチ_Bと、 を通って流れる。これにより、スイッチ_BおよびCが 導通していた(図3(f))ときに供給されたエネルギ 一の結果として、キャパシタ(C1)と変圧器とにおい て、電圧および電流の共鳴が起こる。変圧器の一次側の 電流方向が瞬時的に変化することがファラデー則を妨害 することにより、この状況が起こる必要があることに注 意されたい。よって、スイッチ_Cがターンオフする際 には、電流は、ダイオード (D4)を通って流れなけれ ばならない。同様に、スイッチ_Bがターンオフされ (図3(a))、電流は、スイッチ_Aがターンオンさ れる前にスイッチ_Aに関連したダイオード(D1)を 流れる(図3(e))。同様に、スイッチ Dがターン オフされ(図3(d))、電流は、この場合には、スイ ッチ Aから、キャパシタ(C1)と、変圧器の一次側 と、ダイオード(D3)と、を経由して流れる。ダイオ ド(D3)が導通された(図3(e))後に、スイッ チ Cがターンオンされる。スイッチ Aがターンオフ された後に、スイッチ Bがターンオンされる。この場 合、スイッチ_Bがターンオンするよりも先に、ダイオ 一ド(D2)が準備することができるようになってい。 る。対角線状スイッチB、CおよびA、Dのターンオン 時間のオーバーラップは、図3(f)に示すような、変 圧器に対して供給されるべきエネルギーによって、決め られることに注意されたい。

【0026】この実施形態においては、図3(b)は、 傾斜信号(26)が、スイッチ Aがターンオンされて いる時にのみ生成されることを、示している。したがっ て、傾斜信号(26)を生成するA ドライブは、好ま しくは、定電流生成回路(図示せず)を備えている。こ の定電流生成回路は、傾斜信号を生成し得るよう適切な 時定数を有したキャパシタを備えている。この目的のた めに、参昭雷流(図示せず)が使用されて、このキャパ シタが充電される。このキャパシタは、放電速度が充電 速度を上回るようにして(例えば、トランジスタスイッ チを介して)接地され、これにより、鋸歯状の傾斜信号 (26)が生成される。当然のことながら、上述のよう に、傾斜信号は、パルス信号(90)を集積することに より得ることができる。よって、傾斜信号(26)は、 積分回路(例えば、オペアンプおよびキャパシタ)を使 用して形成することができる。

【0027】点火期間においては、2つの対角線状スイ ッチの間のオーバーラップ(すなわち、スイッチA,D 間のオーバーラップ、および、スイッチB, C間のオー バーラップ)は、所定の最小のオーバーラップとされ る。このことは、入力側から、キャパシタ(C1)と変 圧器とキャパシタ(C2, C3)とCCFL負荷とを含 むタンク回路に対して、最小のエネルギーを与える。負 荷は、抵抗性負荷とすることも、容量性負荷とすること も、これらの混合型の負荷とすることも、可能であるこ とに注意されたい。駆動周波数は、所定の最大周波数か ら開始され、タンク回路と、変圧器の二次側によって反 射された等価回路と、の共鳴周波数へと近づく。エネル ギーの大部分は、CCFLが接続されている負荷へと供 給される。点火前には高インピーダンス特性であること により、CCFLは、一次側へと供給されるエネルギー から高電圧を受ける。この電圧は、CCFLを点火させ るには十分に大きなものである。CCFLのインピーダ ンスは、通常動作値(例えば、約100KΩ~130K Ω) へと減少する。最小オーバーラップ動作に基づいて 一次側に対して供給されたエネルギーでは、CCFLの 定常状態動作を維持するには、もはや十分ではない。誤 差アンプ(26)からの出力が、オーバーラップを増大 させるように、その機能を開始する。この場合、オーバ ーラップ量を決定するのは、誤差アンプからの出力レベ ルである。例えば、次のようなものである。

【0028】図3(b) および図3(c)、および、図2のフィードバックルーブ(40)に示すように、領勢信号(26)(A_ドライブによって生成される)がCMP信号(24)(誤差アンブ(32)によって生成される)の値と等しくなったことが、比較器(28)によって確認されたときに、スイッチ_Cがターンオンされ

ることに注意することは、重要である。このことは、図 3(b)における交差ポイント(36)として示されて いる。回路の短絡を避けるために、スイッチA、Bおよ びC、Dは、決して同時にオン状態となってはいけな い。CMPレベルを制御することにより、スイッチA. DおよびB、C間のオーバーラップ時間が、変圧器に対 して供給されるエネルギーを制御する。変圧器に対して 供給されるエネルギーを調節するために(そして、これ により、CCFL負荷に対して供給されるエネルギーを 調節するために)、誤差アンプからの出力であるCMP (24)を制御することによって、スイッチC, Dが、 スイッチA、Bに対して時間的にシフトされる。タイミ ングチャートから理解されるように、比較器(28)の 出力からスイッチCおよびD内への駆動パルスが、CM Pレベルを増大させることによって右側へとシフトされ たときには、スイッチA、CおよびB、D間のオーバー ラップが増大し、これにより、変圧器に対して供給され るエネルギーが増大する。実際には、これは、ランプの 高電流動作に対応する。逆に、(CMP信号を減少させ ることによって)スイッチCおよびDの駆動パルスを左 側へとシフトさせることにより、供給されるエネルギー は、減少する。

【0029】この目的のために、眺差アンプ (32)は、フィードバック信号(FB)と参照電圧(REF)とを比較する。FBは、検出抵抗(Re)による電流値の測定結果である。この場合、測定電流値は、負荷(20)を流れる全電流を表している。REFは、所望の負荷状態を表す信号であり、例えば、負荷を流れる所望電流値である。温常動作時には、REFーFBである。人かしながら、負荷状態が窓回的にずらされたときには、例えば、LCDパネルディスプレイに付随した調光スイッチによって負荷状態が窓回的にずらされたときには、REFの値が、それに伴って増大または減少することとなる。そのため、比較された値により、CMPが生成される。CMPの値は、負荷状態および/または意図的バイアスの反映であり、REFとFBとの間の差(すなわま、REF・FB)として求められる。

【0030】負荷および回路を、負荷のところにおける 開放 (例えば、遠帝物作時におけるCCFLランプ開放 条件)から保護するために、FB信号は、また、好ましくは、検出電流比較器(42)のところにおいて、参照値(この参照値は関示されていないものであって、上述電流比較器(42)からの出力は、後述のように、スイッチ(38)の状態を決定する。この場合の参照値は、アログラム可能なものとすることができ、および/または、使用者によって設定可能なものとすることができ、など、は、システムに許容された最小電流までは最大電流(例えば、特にCCFL負荷といったような個々の部材に対して見積もるれるようなの。を反映したもの

とされる。フィードバック信号(FB)および参照信号 の値が許容範囲内であれば(通常動作)、電流検出比較 器の出力は、1 (あるいは、HIGH)とされる。これ により、CMPは、スイッチ (38) を通過することが でき、回路は、上述のようにして動作し、負荷に対して 電力を供給する。しかしながら、フィードバック信号 (FB)および参照信号の値が許容範囲を超えている場 合(回路開放状態、または、回路短絡状態)には、電流 検出比較器の出力は、O(あるいは、LOW)とされ、 CMP信号は、スイッチ (38) を通過することを禁止 される(当然のことながら、スイッチがLOW状態をト リガーするというように、逆もまた成立する)。この場 合には、検出電流比較器が、R。を流れる電流が許容値 であることを示すまでは、スイッチ(38)によって最 小電圧Vmin(図示せず)が供給され、比較器(2) 8) に対して供給される。したがって、スイッチ(3) 8)は、検出電流出力がゼロである場合にはVminを 選択するような、適切なプログラム可能なセレクタを備 えている。再度図3(b)を参照すると、この操作の効 果は、CMP DC値を、公称値または最小値へと下げ ること(すなわち、CMP=Vmin)である。これに より、変圧器(TX1)に高電圧条件が発生することが ない。よって、交差ポイント36は、左側へとシフト し、これにより、相補的スイッチどうしの間のオーバー ラップ量が減少する(交差ポイント(36)においてス イッチ__Cがターンオンされることを思い起こされた い)。同様に、検出電流比較器(42)は、周波数発生 器(22)に対しても接続されており、検出電流周波数 が0(あるいは、回路開放状態を示す何らかの他の予設 定値)であるときには、周波数発生器(22)をターン オフする。СMPは、保護回路(62)内に供給され る。これは、動作時にCCFLが取り外されたとき(回 路開放状態)に、周波数掃引器(22)をターンオフさ せるためである。

【0031】回路を、過電圧状況から保護するために、 この実施形態においては、好ましくは、保護回路(6 の)が設けられている。保護回路(60)の動作につい て、以下説明する(検出電流比較器(42)を使用して の過電流保護については、上述の通りである)。保護回 路(60)は、CMP信号と、負荷(20)から得られ る電圧信号(66)と、を比較するための保護用比較器 (62)を備えている。好ましくは、電圧信号は、図2 に示すように、電圧分配器C2およびC3(すなわち、 負荷(20)に対して並列に接続された電圧分配器)か ら得られる。ランプ開放状態においては、OVP信号 (66)がしきい値に到達するまでは、周波数掃引器 は、掃引を続ける。OVP信号(66)は、変圧器(T X1)の出力電圧を検出するために、キャパシタ型分配 器C2およびC3の出力から採取される。解析を単純化 するために、これらキャパシタは、また、等価負荷キャ パシタンスのランプキャパシタを表す。しきい値は、参 照値であって、回路は、変圧器の二次側電圧が、変圧器 の評価電圧よりも小さいものの最小臨界電圧 (例えば、 LCDパネルによって要求されるような最小臨界電圧) よりは大きなものとなるように、構成されている。OV Pがしきい値を超えたときには、周波数掃引器は、周波 数の掃引を停止する。一方、検出電流比較器(42) は、検出用抵抗(R。)にわたっての信号を検出しな い。したがって、スイッチブロック(38)の出力をな す信号(24)は、最小値にセットされ、スイッチA, CおよびB、D間のオーバーラップ量が最小となる。好 ましくは、OVPがしきい値を超えた時点から、タイマ (64)が起動され、これにより、一時停止シーケン スが開始される。一時停止の継続時間は、好ましくは、 負荷(例えば、LCDパネル付きのCCFLs)の要求 に応じて決められる。しかしながら、一時停止の継続時 間は、いくつかのプログラム可能な値にセットすること もできる。一次停止の後には、駆動パルスが禁止され、 これにより、コンバータ回路からの出力は、安全動作と なる。つまり、回路(60)は、ランプの点火には十分 な電圧をもたらすものの、 ランプがコンバータに対して 接続されていないときには、所定期間の後に、停止する こととなる。このため、不用意な高電圧を出力すること が防止される。点火しなかったランプがランプ開放状態 と同様の振舞いを示すことのために、このような一時停 止継続時間が必要である。

【0032】図4および図5(a)~図5(f)は、本 発明によるDC/ACコンバータ回路の他の好ましい実 施形態を示している。この実施形態においては、回路 は、図2および図3(a)~図3(f)に関して説明し たのと同様に動作する。しかしながら、この実施形態 は、さらに、周波数掃引器(22)を制御するための位 相ロックループ回路(PLL)(70)と、C_ドライ ブ内への信号入力のタイミングをとるためのフリップフ ロップ回路(72)と、を備えている。タイミングチャ ートから理解されるように、スイッチCおよびDの50 %駆動パルスが、CMPレベルを増大させることによっ て右側へとシフトされたときには、スイッチA、Cおよ びB、D間のオーバーラップが増大し、これにより、変 圧器に対して供給されるエネルギーが増大する。実際に は、これは、ランプの高電流動作に対応する(例えば上 述のようにREF電圧を手動で増大させることによっ て、必要とされる)。逆に、(CMP信号を減少させる ことによって)スイッチCおよびDの駆動パルスを左側 へとシフトさせることにより、供給されるエネルギー は、減少する。位相ロックループ回路(70)は、図4 に示すように、通常動作時における、(R。による)フ ィードバック電流と、(TX1/C1による)タンク電 流と の間の位相関係を維持する、PLL回路(70) は、好ましくは、タンク回路(C1およびTX1の一次 側) 信号 (98) とR_s からの信号 (上述のFB信号) とを入力信号として備えている。CCFLが点火されて CCFL内の電流がR。によって検出された後には、P LL回路(70)が起動されて、ランプ電流と、一次共 鳴タンク(C1および変圧器一次側)内の電流と、の間 の位相関係がロックされる。つまり、PLLは、例えば 温度効果やコンバータとしCDパネルとの間のワイヤの ような機械的構成要素やランプとLCDパネルの金属シ ャシーとの間の距離といったようなキャパシタンスやイ ンダクタンスに影響をもたらすすべての浮遊因子に関し て 周波数掃引器(22)の周波数を調節することがで きる。好ましくは、システムは、共鳴タンク回路と、R 。を通る電流(負荷電流)と、の間の位相差を、180 に維持する。よって、特定の負荷条件にもまた共鳴タ ンク回路の動作周波数にも無関係に、システムは、最適 の動作ポイントを見出す。

【0033】図4の回路構成におけるフィードバックル ープの動作は、図2に関して上述したものと同様であ る。しかしながら、図5(b)に示すように、この実施 形態においては、C_ドライブへの信号出力開始のタイ ミングを、フリップフロップ(72)によって制御す る。例えば、通常動作時には、誤差アンプ(32)から の出力は、スイッチブロック(38)(上述)を通して 制御され、結果的に信号(24)として与えられる。ス イッチA、CおよびB、D間のオーバーラップ量は、比 較器(28)とフリップフロップ(72)とを通して制 御される。フリップフロップ (72) は、スイッチCお よびDを駆動する(D ドライブが、C ドライブとは 相補的な信号を生成することを思い起こされたい)。こ れにより、CCFL (パネル) 負荷に対しての定常動作 がもたらされる。通常動作時にCCFL (パネル) が取 り外されてしまったような場合には、CMPが誤差アン プの出力のレール (基準)を引き上げて、即座に保護回 路を起動する。この機能は、点火期間には、禁止される ようになっている。

【0034】図5(a) ~ 図5(f)に示すように、この実施形態においては、C_ドライブおよびD_ドカーは、フリップを通してのスイッチでおよびDのトリガーは、フリップロップ回路(72)の結果として交互的なものである。図5(b)に示すように、フリップフロップは、順次的にトリガーを行う。このため、C_ドライブを起動する)。それ比外の動作態様については、図3(a) ~ 図3(f)を無限して上述したのと同じく動作する。

【0035】 さて、図6〜図11には、図2または4の 出力回腸の実行結果が示されている。例2は、図6は、 21Vという入力に対して、周波数掃引器を75.7K Hz(0.5μ sというオーバーラップ)としたとき に、出力が16.7KVPーpとなることを示してい る。この電圧は、CCFLの点火に3300VPーpが

必要な場合には、CCFLのターンオンには不十分なも のである。周波数が68KHzくらいにまで減少したと きには、最小のオーバーラップが、出力において約3. 9KVp-pを生成する。これは、CCFLの点火には 十分なものである。この様子は、図7に示されている。 この周波数においては、オーバーラップが1.5μsへ と増大し、約1.9KVp-pという出力がもたらさ れ、130 K Ω のインピーダンスのランプを駆動する。 この様子は、図8に示されている。他の例として、図9 は、入力電圧が7Vとされている場合の動作を示してい る。7.1. 4KH2においては、出力は、ランプの直火 前において750 Vp-pである。周波数が減少する と、ランプが点火するまで、出力電圧が増大する。図1 0は、65、8KHzにおいて、出力が3500Vppとなることを示している。CCFL回路の制御は、点 火後の130ΚΩというインピーダンスを支持し得るよ うにして、オーバーラップを制御することによって得ら れる。660Vrmsというランプに対しては、CCF Lにわたっての電圧は、1.9KVp-pである。この 様子は、図11に示されている。図示していないけれど も、図4の回路の実行結果も、同様の振舞いとなる。

【0036】第1実施形態と第2実施形態との間の相違 点(すなわち、図4におけるフリップフロップとPLL との有無)は、図6~図11に示すような動作パラメー タ全体に対しては、影響をもたらさない。しかしなが ら、PLLの追加は、回路内において発生する望ましく ないインピーダンスを解消するためのものであり、図2 に示す回路に対しても追加することができる。また、フ リップフロップを追加することにより、上述のように、 定電流回路を省略することができる。

【0037】よって、上述の目的および目標を満たすよ うな、高効率の適応型DC/ACコンバータ回路がもた らされることは、明らかである。変更を加え得ること は、当業者には明瞭であろう。例えば、本発明において は、スイッチングのためにMOSFETsを使用するこ とを記載しているけれども、当業者であれば、BJTト ランジスタを使用するように、あるいは、MOSFET sやBJTsといったような任意のタイプのトランジス 夕を組み合わせて使用するように、回路全体を組み直し 得ることは、認識されるであろう。他の変更も可能であ る。例えば、B ドライブおよびD ドライブに関連し たドライブ回路は、通常のコレクタタイプの回路を備え ることができる。というのは、関連するトランジスタが 接地されていて、そのため、浮いていないからである。 ここに記載されたPLL回路は、好ましくは、当業者に は公知の一般的なPLL回路(70)であり、F述のよ うにして入力信号を受領しさらに制御信号を生成し得る ように適切に変更することができる。パルス発生器(2 2)は、好ましくは、当業者には周知なように、パルス 幅変調回路(PWM). または、周波数幅変調回路(F

WM)、または、これらの双方である。同様に、保護回 路(62)およびタイマーは、公知の回路から構成する ことができ、上述のようにして動作するように適切に変 更することができる。他の回路の変更も当業者には、明 瞭であろう。そのようなすべての変更は、添付の請求範 用によって規定される本発明の精神および範囲内に属す るものである。

【図面の簡単な説明】

【図1】 従来技術によるDC/ACコンバータ回路を 示す図である。

【図2】 本発明によるDC/ACコンバータ回路の好 ましい一実施形態を示す図である。

【図3】 図3(a)~図3(f)は、図2の回路にお けるタイミングの例を示す図である。

【図4】 本発明によるDC/ACコンバータ回路の他

の好ましい実施形態を示す図である。 【図5】 図5(a)~図5(f)は、図4の回路にお

けるタイミングの例を示す図である。 【図6】 図2および図4に示す回路の実行結果を示す

図である。 【図7】 図2および図4に示す回路の実行結果を示す

図である. 【図8】 図2および図4に示す回路の実行結果を示す

図である。 【図9】 図2および図4に示す回路の実行結果を示す

図である. 【図10】 図2および図4に示す回路の実行結果を示

【図11】 図2および図4に示す回路の実行結果を示 す図である。

【符号の説明】


す図である。

- 電源 12
- 2.0 負荷
- 22 周波数掃引器
- 26 傾斜信号 28 比較器
- スイッチブロック 38 40 制御ループ
- 42 検出電流比較器
- 50 駆動回路


6.0

- 保護回路 62 保護用比較器
- 64 タイマー
- 7.0 位相ロックループ回路(PLL回路)
- 72 フリップフロップ回路
- 8.0 スイッチ
- 90 パルス信号
- 92 相補的パルス信号
- TX1 変圧器


【図1】




【図2】




【図3】









【図5】




【図6】




【図7】




【図8】




【図9】



【図10】



【図11】



フロントページの続き

(72)発明者 ユンーリン・リン アメリカ合衆国・94303・カリフォルニ ア・パロ・アルト・インディアン・ドライ ヴ・2518 Fターム(参考) 3K072 AA19 BC03 BC07 DD04 DE02

HA06

DE04 DE06 EA02 EA06 EB01

EB05 EB07 GA03 GB18 GC04

5H007 AA06 BB03 CA02 CB04 CB05

CBO9 CC32 DBO1 DC02 EA03

FA01 FA03